Family list 3 family members for: JP2002033962 Derived from 3 applications

Back to JP2002033

1 IMAGE PICKUP DEVICE AND ITS DRIVE CONTROL METHOD

Inventor: YOSHIMURA SHINICHI; UEDA KAZUHIKO Applicant: SONY CORP

Publication info: JP2002033962 A - 2002-01-31

2 Imaging device ,and its drive control method

Inventor: YOSHIMURA SHINICHI (JP); UEDA Applicant:

KAZUHIKO (JP)

EC: H04N3/15E; H04N5/335 IPC: G03B7/081; G03B7/091; G03B19/02 (+12)

Publication info: US2002154233 A1 - 2002-10-24

3 IMAGING DEVICE, AND ITS DRIVE CONTROL METHOD

Inventor: YOSHIMURA SHINICHI (JP); UEDA Applicant: SONY CORP (JP); YOSHIMURA SHINICHI (JP); (+1)

EC: H04N3/15E; H04N5/335 IPC: G03B7/081; G03B7/091; G03B19/02 (+13)
Publication info: W00186946 A1 - 2001-11-15

Data supplied from the esp@cenet database - Worldwide



## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-33962 (P2002-33962A)

(43)公開日 平成14年1月31日(2002.1.31)

(51) Int.Cl. <sup>7</sup>		裁別記号		FΙ			ý	~73~ト*(参考)
H 0 4 N	5/335			H 0 4	N 5/335		E	2H002
							P	2H054
G 0 3 B	7/081			C 0 3	B 7/081			4M118
	7/091				7/091			5 C 0 2 4
	19/02			19/02				5 J 0 2 2
			審査請求	未請求	請求項の数18	OL	(全 40 頁)	最終頁に続く

(21)出願番号	特願2001-24493(P2001-24493)	(71)出願人	000002185
			ソニー株式会社
(22) 削順日	平成13年1月31日(2001.1.31)		東京都品川区北品川6 『目7番35号
		(72)発明者	吉村 真一
(31)優先権主張番号	特願2000-134686(P2000-134686)		東京都品川区東五反田1丁目14番10号 株
(32)優先日	平成12年5月8日(2000.5.8)		式会社ソニー木原研究所内
(33)優先権主張国	日本 (JP)	(72)発明者	上田 和彦
			東京都品川区北品川6 「目7番35号 ソニ
			一株式会社内
		(74)代理人	100101801
			弁理士 山田 英治 (外2名)
		1	


最終頁に続く

# (54) 【発明の名称】 撮像装置及びその駆動制御方法

# (57)【要約】

【課題】 受光信号のAD変換とその他の演算を同一回 路上で実現する。

【解決手段】 振像装置は、被写体の明るさに応じた電気信号を発生する受光部と、受光信号を増削する増幅部 を、増幅配信号を電流信号とで記憶する後級の記憶部と、各記憶部の電流出力を電圧に変換する負荷部と、負荷部の出力信号を演算する。漢算部と、演算基果を外部 し力する出力部と、各部の駆動を制御する駆動制御部とで構成される。1つの記憶部に記憶される基準信号レベルと、他の重憶部に時間的に報分しながら記憶されるは 彼写体の明るさを比較して、明るさ信号が基準信号を越去た時間に基づいて被写体の明るさをAD変換する。



### 【特許請求の範囲】

制御部を具備し

【請求項1】被写体の明るさに応じた電気信号を発生する受光部と、前記受光部の出力信号を増幅する増幅部と、前記時間において増幅された電気信号を電流信号として配信する複数の配憶部と、前記配達部からの電流出力を延圧に変換する具常部と、前記浪算部の出力信号を演算する演算部と、前記浪算部における演算結果を外部に出力する出力部と、前記音部の駆動を削削する駆動

前記駆動制制部は、1つの記憶部に基準信号レベルに相 当する電流信号を記憶させるとともに、他の記憶部に被 写体の明るると相当する電流信号を時間的に積分しなが ら記憶させ、各記憶部から読み出された電流信号に基づ いて基準信号レベルと被写体の明るさを前記漢算部にお いて上較契理中止める駆動機能子に多すし、

前記演算部は、被写体の明るさ信号が基準信号レベルを 越えた瞬間に識別信号を出力することを特徴とする撮像 装置。

【請求項 2 ] 前記駆動制御部は、前記複数の記憶部の名 作に異なる時刻における被写体の明るさに相当する電流 信号を記憶をせるとともに、名配憶部から読み出された 電流信号に基づいて各時刻における被写体の明るさを前 記演算部において比較処理せしめる他の駆動制御モード を有!

前記演算部は、被写体の明るさが変化した瞬間に識別信号を出力することを特徴とする請求項1に記載の撮像装置。

【請求項3】前記増隔部は、ゲート電極同士を対向して 接続したミラー・トランジスタを含み、カレント・ミラ 一の原理に従い電流信号を増幅することを特徴とする請 求項1に記載の機像装置。

【請求項4】前記記憶部は、カレントコピアの原理に従って電流信号を記憶することを特徴とする請求項1に記載の楊俸禁管。

【請求項 5 ) 前記の各部を画素毎に有し、多数の画素を 縦横のマトリックス状に配置した光学エリアと、該光学 エリアドルに置された各調素を駆動する信号を発生する 駆動回路と、各画素からの出力信号を外部に出力する出 力回路とが同一回路チップ上に実装されている、ことを 特徴とする許収す1 に記載の組像装置。

【請求項6】 被写体の明るをに応じた電気信号を発生する受光部と、前記で受光部の出力信号を増備する増幅部と、前記で機能部において増備された電気信号を電流信号として記憶する複数の記憶部と、前記は食部からの電流出力を電圧に変換する真常部と、前記演算部における演算結果を外部に出力する演算部と、前記演算部における演算結果を外部に出力する出力部とで構成される提集装置の駆動制御方法であって、(a) 1つの記憶部に基準信号レベルに相当する電流信号を記憶するステップと、(b) 他の記憶部に基本体の明るな気質を表するステップと、(b) 他の記憶部に基本体の明るをに指するステップと、(b) 他の記憶部に基本体の明るとに指するる電流信号を映慣的な。

分しながら記憶するステップと、(c) 各記憶部から読み出された電流信号に基づいて基準信号レベルと被写体の明るさを前記演算部において比較処理するステップ

と、(4) 被写体の明る咨信号が基準信号レベルを越え た瞬間に前記演算部が識別信号を出力するステップで構成される駆動制御モードを実現して、前記ステップ (d)における識別信号出力によって計測される被写体 の明るさが基準信号レベルを越えるまでの経過時間を計 測し、該計測結果に基づきアナログ量である被写体の明 るさをデジタル量に変換することを特徴とする撮像装置 の駆動制御方法。

【請求項7】さらに、(p) 前記接数の記憶部の各々に 異なる時刻における被写体の明るさに相当する電流信号 を記憶するステップと、(q) 各記憶部から読み出され た電流信号に基づいて各時刻における被写体の明るさを 前記演算部において比較処理するステップと、(r) 前 配演算部が被写体の明るさか変化した瞬間に識別信号を 出力するステップと、で構成される他の駆動制列モード を実現して、被写体の明るさの時間的な変化を高速に演 算することを特徴とする請求項6に記載の撮像装置の駆 動制動方法。

【請求項8】前記増幅部は、ゲート電極同士を対向して 接続したミラー・トランジスクを含み、カレント・ミラ 一の原理に従い電流信号を増幅することを特徴とする請 求項6に記数の機像装置の原動制御方法。

【請求項9】前記記憶部は、カレントコピアの原理に従って電流信号を記憶することを特徴とする請求項6に記載の撮像装置の駆動制御方法。

【請求項10】前記の各部は同一回路チップ上に実装されていることを特徴とする請求項6に記載の撮像装置の駆動制御方法。

【請求項 1 】 被写体の明るさに応じた電気信号を発生する受光部と、前記受光部の出力信号を増開する増開する場所を と、前記削幅部において増磨された電気信号を電流信号として記憶する複数の記憶部と、前記の各記憶部から読み出した信号を入力して比較する比較部と、前記比較部における比較結果を画素信号として出力する出力部とを具備し、

1つの記憶部に基準信号レベルに相当する電流信号を記 憶するとともに、他の記憶部に被写体の明るさに相当す る電流信号を記憶し、

前記比較部は、該1つの記憶部から入力される基準信号 レベルを時間的に徐々に上昇させながら他の記憶部から 入力される信号と比較する、ことを特徴とする摄像装 ※

【請求項12】被写体の明るさに応じた電気信号を発生 する受光部と、前記受光部の出力信号を増幅する増幅部 と、前記増幅部において増幅された電気信号を電流信号 として記憶する複数の記憶部と、前記の各記憶部から読 み出した信号を入力して仕載する比較部と 前記け監察 に入力される各信号に対してバイアス信号を付加するバイアス部と、前記比較部における比較結果を画素信号として出力する出力部とを具備し、

1つの記憶部に基準信号レベルに相当する電流信号を記 憶するとともに、他の記憶部に被写体の明るさに相当す る電流信号を記憶し、

前記パイアス部は、該1つの記憶部から前記比較部に入 力される信号に対して基準信号レベルが時間的に徐々に 上昇するようにバイアス信号を付加する、ことを特徴と する撥像装置。

【請求項13】前記増福部は、ゲート電極同士を対向し て接続したミラー・トランジスクを含み、カレント・ミ ラーの原理に従い電流信号を増幅することを特徴とする 請求項12に記載の操儀装置。

【請求項14】前記記憶部は、カレントコピアの原理に 従って電流信号を記憶することを特徴とする請求項12 に記載の畳像装置。

【韓京項15】 前記の名献を商素毎に有し、多数の画素 を縦横のマトリックス状に配置した光学エリアと、該光 学エリア内に配置された各画素を駆動する信号を発生す る駆動回路と、各画素からの出力信号を外部に出力する 出力回路とが同一回路チップ上に実装されている、こと を特徴とする観求項12と比較の担保装置。

【請求項16】被写体の明るさに応じた電気信号を発生 する受光部と、前記受光部の出力信号を増幅する増幅部 と、前記増幅部において増幅された電気信号を電流信号 として記憶する複数の記憶部とを備え、前記の各記憶部 から読み出した信号の比較結果を画素信号として出力す るタイプの撮像装置の駆動制御方法であって、(a)1 つの記憶部に基準信号レベルに相当する電流信号を記憶 するステップと、(b)他の記憶部に被写体の明るさに 相当する電流信号を記憶するステップと、(c)該1つ の記憶部から読み出される基準信号レベルを時間的に徐 々に上昇させるステップと、(d)前記ステップ(c) により時間的に徐々に上昇された基準信号レベルと該他 の記憶部から読み出される電流信号を比較するステップ と、(e)前記ステップ(d)による比較結果を画素出 力として出力するステップと、を具備することを特徴と する撮像装置の駆動制御方法。

【請求項17】前記増福部は、ゲート電極同士を対向して接続したミラー・トランジスタを含み、カレント・ミラーの原理に従い電流信号を増幅することを特徴とする 請求項16に記載の操儀装置の駆動制御方法。

【請求項18】前記記憶部は、カレントコピアの原理に 従って電流信号を記憶することを特徴とする請求項16 に記載の撮像装置の駆動制御方法。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、小型・軽量に構成 された楊像装置及びその駆動制御方法に係り CMOS (Complementary Metal-Oxide Semiconductor: 相補性 金属酸化膜半導体)などの半導体製造技術を用いて実現 される撮像装置及びその駆動制御方法に関する。

【0002】更に詳しくは、本発明は、各画家における 機出信号を処理するためのさまざまな回路モジュールを 同じチップ上に集積してなる損像装置及びその駆動制御 方法に係り、特に、画素信号に対するAD (Analog-to-Digital)変換処理並びに他の1比上の演算処理を同じ チップ上の回路モジュールを用いて実現する損像装置及 びその駆動制御方法に関する。

#### [0003]

【従来の技術】即今の半導体製造技術の急速な進歩とも 相俟って、比較的安価な損傷来子が入手可能となってき た。この結果、携帯電話やPDA(Personal Digital A ssistant)などの携帯端末において、小型のカメラを付 属あるいは搭載した機器が開発され、市場に流通し始か ている。ところが、これらの携帯端末は、小型軽量を特 徴とするので、搭載されるカメラも小型軽量でなければ ならない、また、携帯型機器は、一般にバッテリ駆動式 であるため、機器本体のかならずをの付属、搭載部品 も、低消費電力であることが求めらる。

【0004】一般的に、カメラといえばCCD(Charge Coupled Device:電荷語合素子)センサを用いたもの を思い浮かべることができる。CCDとは、MOS(Me tailOxide Semiconductor)型電極をチェーンのように配設して構成される集積回路のことであり、半球体表面の電荷をある電極から次の電極へと順次転送する機能を利して、振像した画像データを出力するようになっている。ところが、CCDセンウは電源電圧が複数必要であることで、消費電力が比較的大きいといった点から上記のような携帯機器のような用途には向いているとは言い 雑い。

【0005】他方、CMOS (Complementary Metal-Ox ide Semiconductor: 相補性金属酸化腺半導体) イメー ジ・センサが次世代のイメージ・センサとして注目を浴 び始かている。

【0006】CMOS技術を用いて実装されるこのタイプのイメージ・センサであれば、小型・軽量化や、低消費電力などの仕様を満足させることができる。また、イメージ・センサと同一のチップ上に、CMOS技術で実現できる様々な回路部品生業情することができる。特に、センサ上の各画素におけるフォト・ダイオード出力をノイズ除去並びにゲイン神正を経た後、アナログ値からデジタル値に変換して、さらにはデジタル信号のよまの機能を行うといった機能を同一チップ上に搭載したCMOSイメージ・センサに関する報告も扱っかなされている。特に、センサ上で画像処理を行う機能を搭載した、いわゆる「スマート・センサ」は、ゲーム用からセキュリティ用途に至るまで幅広く利用されるものとして期待されている。

【0007】 CMOSイメージ・センサに関する特集記事としては、例えば、「ディジタル画像処理機能を持った CMOSイメージセンサ」(映像情報メディア学会誌 Vol.53, No.2, pp.172~177, 1999) が挙げられる。

[0008] また、論文としては、"CMUS Active Pixe 1 Sensor with On-Chip SuccessiveApproximation Anal og-To-Digital Converter" (Zhimin Zhou et al., IEEE Transactions On Electron Devices, Vol.44, No.10, 1997) が終げられる。

【0009】さらに米国特許としては、1998年9月 1日付けで発行された米国特許第5,801,657号 明細書(発明の名称:SERIAL ANALOG-TO-DIGITAL CONVE RTERUISING SUCCESSIVE COMPARISONS )などが存在す る。

[0010]しかしながら、先行するこれらの技術の現 とんどが、摄像業子と同一のチップ上に、画素母、ある いは画業外時に専用のアナログ/デジタル・コンバータ (以下、「ADコンバータ」とする)を搭載することによって所望の機能を実現するものである。したがって、画 来出力に対してADコンバータ」以外の処理を行うために は、さらに別の回路を集積する必要があり、イメージ・ センサ・チャブ全体の回路規模が大きくならざるを得な いという問題がある。

【0011】さらに、上述した各先行技術においては、 画素毎に必要不可欠な増富トランジスタや読出しトラン ジスタの特性ばらつきに起因する固定パターン・ノイズ を除去するための回路が別途必須となるので、回路構成 はますませ策略になってしまう。

【0012】また、スマート・センサに関する文献の中 には、明るいシーンでも飽和せずに、暗いシーンも埋も れず再現することができる、ダイナミック・レンジの広 い振像結果が得られるものについて報告がある。この種 の先行技術として、フォト・ダイオード出力をMOSト ランジスタのサブスレッショルド領域における電流特性 を利用して対数変換を施するの(萩原他著「対数変形型 CMOSエリア固体撮像素子」,映像情報メディア学会 誌 Vol.54, No.2, pp.224~228, 2000) や、フォト・ ダイオード出力が飽和した回数をカウントして、その回 数を明るさに換算するもの (宮川他著「マルチ蓄積時間 受光素子」,映像情報メディア学会誌Vol.51, No.2, p p.256~262、1997;伊野他著「蓄積中間画像を用いたイ メージセンサ上でのA/D変換」、映像情報メディア学 会誌 Vol.54, No.2, pp.297~300, 2000) などが挙げ られる。

【0013】しかしながら、前春のフォト・ゲイオード 出力をMOSトランジスタのサプスレッショルド領域に おける電量特性を利用して対数変換を施すタイプの場 合、入射光量が急激に減少した場合の応答性に問題があ ったり、低照度におけるノイズの影響、あるいは画業内 回窓の熱性はなったによる間でパターン・ノイズの増大 といった弊害が生じるなどの問題がある。

【0014】また、後者のフォト・ダイオード出力が他 相した回数をカウントして明るさに換算するタイプの場 合には、信号を電圧として記憶したり比較したりするの で、高速な処理が困難となり、アナログからデジタルへ の変換後のビット数が充分でないという問題がある。 【0015】

【発明が解决しようとする課題】本発明の目的は、小型・軽量に構成された優れた摄像装置及びその駆動制御方法を提供することにある。

【0016】本発明の更なる目的は、CMOS(Comple mentary Metal-Oxide Seniconductor: 相補性金属酸化 膜半導体)などの半導体製造技術を用いて実現される、 低れた機像装置及びその駆動制御方法を提供することに ある。

【0017】本発明の更なる目的は、各面素における検 出信号を処理するためのさまざまな回路モジュールを同 レチップ上に集積してなる、優れた撮像装置及びその駆 動制御方法を提供することにある。

【0018】本発明の更なる目的は、画素信号に対する AD(Analog-to-Digital)変換処理並だに他の1以上 の演算処理を同じチップ上の回路モジュールを用いて実 現することができる、優れた損像装置及びその駆動制御 方法を提供することにある。

【0019】本発明の更なる目的は、受光信号強度をア ナログ値からデジタル値に変換する際に、同時にゲイナ ミック・レンジを拡大して、暗い領域から明るい領域に 至るまで再現した面像を得ることができる、優れた撮像 装置及びその駆動制御方法を提供することにある。

【課題を解決するための手段】本発明は、上記課題を参

#### [0020]

酌してなされたものであり、その第1の側面は、被写体 の明るさに応じた電気信号を発生する受光部と、前記受 光部の出力信号を増幅する増幅部と、前記増幅部におい て増幅された電気信号を電流信号として記憶する複数の 記憶部と、前記記憶部からの電流出力を電圧に変換する 負荷部と、前記負荷部の出力信号を演算する演算部と、 前記演算部における演算結果を外部に出力する出力部 と、前記各部の駆動を制御する駆動制御部を具備し、前 記駆動制御部は、1つの記憶部に基準信号レベルに相当 する電流信号を記憶させるとともに、他の記憶部に被写 体の明るさに相当する電流信号を時間的に積分しながら 記憶させ、各記憶部から読み出された電流信号に基づい て基準信号レベルと被写体の明るさを前記演算部におい て比較処理せしめる駆動制御モードを有し、前記演算部 は、被写体の明るさ信号が基準信号レベルを越えた瞬間 に識別信号を出力することを特徴とする撮像装置であ

【0021】本発明の第1の側面に係る撮像装置において 前記駆動制御部は 前記複数の記憶部の各々に異か

る時刻における被写体の明るをに相当する電流信号を記憶させるとともに、各記憶部から読み出されて電流信号 に基づいて各時刻における被写体の明るさを前記演算部において比較処理せしめる他の駆動制卸モードを有してもよい。このような場合、前記演算部は、被写体の明るさが変化した瞬間に談別信号を出力するようにしてもよ

【0022】また、前記増福部は、ゲート電極同士を対 向して接続したミラー・トランジスタを含んでもよい。 このような場合、前記増福部は、カレント・ミラーの原 理に従い電流信号を増幅することができる。

【0023】また、前記記憶部は、カレントコピアの原理に従って電流信号を記憶するようにしてもよい。

【0024】また、CMOS(Complementary Metal-Ox ide Seniconductor: 招補性金属酸化原半導体)製造技 術を利用することによって、前記の各部を同一回路チッ ア上に実装するようにしてもよい。例えば、前記の各部 を画素を駆射する信号を発生する形動的路と、各画素かの 配置した光学エリア内に配置された名 の出力信号を外部に出力する出力回路とが同一回路チッ ア上に実装して、提像素子を構成することができる。こ のような提像業子により振像した画像フレームを、所 のフレーム・メモリに一時格約したり、デジタルーアナ ログ変換して、NTSC(National Television System Committee)形式又はVGA(Video Graphic Array) 形式の表示装置上で画面出力することができる。

【0025】また、本発明の第2の側面は、被写体の明 るさに応じた電気信号を発生する受光部と、前記受光部 の出力信号を増幅する増幅部と、前記増幅部において増 幅された電気信号を電流信号として記憶する複数の記憶 部と、前記記憶部からの電流出力を電圧に変換する負荷 部と、前記負荷部の出力信号を演算する演算部と、前記 演算部における演算結果を外部に出力する出力部とで構 成される撮像装置の駆動制御方法であって、(a)1つ の記憶部に基準信号レベルに相当する電流信号を記憶す るステップと、(b)他の記憶部に被写体の明るさに相 当する電流信号を時間的に積分しながら記憶するステッ プと、(c) 各記憶部から読み出された電流信号に基づ いて基準信号レベルと被写体の明るさを前記演算部にお いて比較処理するステップと、(d)被写体の明るさ信 号が基準信号レベルを越えた瞬間に前記演算部が識別信 号を出力するステップと、で構成される駆動制御モード を実現することを特徴とする場像装置の駆動制御方法で ある。前記ステップ (d) において出力される識別信号 によって被写体の明るさが基準信号レベルを越えるまで の経過時間を計測することができる。そして、この経過 時間に基づいて、アナログ量である被写体の明るさをデ ジタル量に変換することができる。

【0026】本発明の第2の側面に係る場像装置の駆動

制御方法は、さらに、(p) 前記複数の記憶語の各々に 契なる時刻における被写体の明る さに相当する電流信号 を記憶する ステップと、(q) 各記憶部から読み出され た電流信号に基づいて各時刻における被写体の明るさを 前記演算部が接写体の明るさか変化した瞬間に識別信号を 出力する ステップと、で構成される他の駆動制御モード を実現してもよい。このような場合、被写体の明るさの 時間貯な変化を高速に演算することができる。

【0027】また、本海卵の第3の側面は、被写体の明 るさに応じた電気信号を発生する受光部と、前記受光部 の出力信号を増幅する増幅部と、前記増電部において増 幅された電気信号を電流信号として記憶する複数の記憶 部と、前記小数部における比較結果を画業信 号として出力する出力部とを具備し、1つの記憶部に基 準信号レベルに相当する電流信号を記憶するとともに、 他の記憶部に被写体の明るさに相当する電流信号を記憶 し、前記比較額は、該1つの記憶部から入力される基準 信号レベルを時間的に徐々に上昇させながら他の記憶部 から入力される信号と比較する、ことを特徴とする撮像 装置である。

(0028) 本発明の第3の側面に係る損傷装置によれば、受光部が被写体の明るさに応じて発生する電気信号は、増幅部により増幅された後、記憶部の1つに記憶される。そして、記憶部から電気信号を読み出して、これを基準信号レベルと比較することにより画素出力を得る。

○・ 【0029】ここで、暗い光を検出して明るさとして表現するためには基準信号レベルを上げる必要がある一方、明るい光を検出して表現するためには基準信号レベルを上げる必要がある。そこで、本発明の第3の側面に係る提像装置によれば、比較部は、1つの記憶部から入力される基準信号レベルを時間的に徐々に上昇させながら他の記憶部から入力される信号と比較するようにしたしたがった。切らルグルを低く設定しておき、時間の経過とともに基準レベルを低く設定しておき、時間の経過とともに基準レベルを徐々に上げていくことにより、暗い光から明るい光に至るまで、ダイナミック・レンジの広い 範囲で明るさを表現することができる。

【0030】また、本奏明の第4の側面は、接写体の明 るさに応じた電気信号を発生する受光部と、前記受光部 の出力信号を増解する増属部と、前記増属部において増 幅された電気信号を電流信号として記憶する複数の記憶 部と、前記の各記憶部から読み出した信号を入力して比 較する比較部と、前記比較部に入力される各信号に対し てバイアス信号を行加するバイアス部と、前記比較部に おける比較結果を画素信号として出力する出力部とを具 日の記憶部に基準信号レバルに相当する電流信 号を配替するとりた。他の記憶線に被写性気の明るさに 相当する電流信号を記憶し、前記バイアス都は、該1つ の記憶部から前記比較部に入力される信号に対して基準 信号レベルが時間的に徐々に上昇するようにバイアス信 号を付加する、ことを特徴とする楊優装置である。

【0031】本発明の第4の側面に係る撮像装置によれ は、受光部が確写体の明るさに応じて発生する電気信号 は、増幅部により増幅された後、記憶部の1つに記憶さ れる。そして、比較部は、1つの記憶部から読み出され た電流信号を基準信号レベルとして、他の記憶部から読 み出される被写体の明るさに相当する電流信号と比較し て、画素出力を得ることができる。

【0032】上述したように、暗い光を検出して明るさとして表現するためには基準信号レベルを上げる必要がある。そこで、本発明の第4の側面に係る提像装置によれば、バイアス部は、該1つの地能部から前記比較部に入力される信号に対して基準信号レベルが明明的に徐々に上昇するようにレバイアス信号を付加することによって、比較部に対して時間的に保かに上昇する基準信号レベルを供給するようにした。したって、明め、北が検出される時間的に早り場間では基準レベルを低く設定しておき、時間の経過度ともに基準 単レベルを徐くに上げていくことにより、軽い光から明るい光に至るまで、ダイナミック・レンジの広い範囲で明るさを表現することができる。

(10033) また、本発明の第5の側面は、被写体の明 るさに応じた電気信号を発生する受光部と、前記受光部 の出力信号を増幅部と、前記増幅部といて増 幅された電気信号を電流信号として記憶する極級の記憶 部とを備え、前配の名記憶部から読み出した信号の比較 前限の表記を表示して、(a)1つの記憶部と基準信号レベ ルに相当する電流信号を記憶するステップと、(b)他 の記憶部と基等体の明るさに相当する電流信号を記憶す るステップと、(c)該1つの記憶部から読み出いる 基準信号レベルを時間的に依々に上昇させるステップ

と、(4) 前記ステップ(e) により時間的に徐々に上 昇された基準信号レベルと該他の記憶部から説み出され る電流信号を比較するステップと、(e) 前記ステップ (d) による比較結果を画来出力として出力するステッ プと、を具備することを特徴とする撮像装置の服動制御

方法である。

【0034】本発明の第5の側面に係る機像装置の駆動 制御方法によれば、受光部が被写体の明るとに応じて発 生する電気信息は、増幅部とは、別増幅された後、記憶部 の1つに記憶される。そして、1つの記憶部から読み出 された電波信号を基準信号レベルとして、他の記憶部か の洗み出去した取信のが異ないませいます。

較することによって、画素出力を得ることができる。 【〇〇35】トポーたように 暗い光を検出して明るさ として表現するためには基準信号レベルを上げる必要が ある一方、明るい光を検出して表現するためには基準信 号レベルを下げる必要がある。そこで、本売明の第5の 側面に係る摄像装置の駆動制御方法によれば、1つの記 憶部から読み出される基準信号レベルを他の記憶部から読み 上昇させ、かかる基準信号レベルを他の記憶部から読み 出される被写体の明るさに相当する電流信号と比較し て、画素出力を得るようにした。したがって、明るい光 が検出される時間的に半り、期間では基準レベルを低く該 徐化に上げていくことにより、暗い光から明るい光に至 徐々に上げていくことにより、暗い光から明るい光に至

るまで、ダイナミック・レンジの広い範囲で明るさを表

# [0036]

現することができる。

【作用】本発明に係る操像装置は、被写体の明るさ電気 信号を発生する受光部と、受光信号を増幅する増幅部 と、増幅電気信号とで流信号として記憶する複数の記憶 部と、各記位轄の電流出力を電圧に変換する複数の記憶 は、各記位轄の電流出力を電圧に変換する複単部と、 資本の出力信号を演算する複葉部と、演算集積を外部 出力する出力部と、各部の駆動を削御する駆動制御部と で構成される。

【0037】駆動制御部による駆動制御によって、1つの記憶部に基準信号レベルに相当する電流信号を記憶するとともに、他の記憶部には数体体の明るさに相当する電流信号を時間的に積分しながら記憶する。次いて、各記憶部から読み出された電流信号で基づいて基準信号・ベルと被写体の明るさとを選挙において比較さるまでの経過時間に基づいて、アナログ量である被写体の明るさをデジタル版で変換することができる。

【0038】本発明によれば、被写体の明るさの時間的 な変化を演算する回路構成を持つ機像素子を用いて、被 写体の明るさというアナログ量をデジタル量に変換する ことができる。したがって、専用のアナログーデジタル 変換回路を回路上に搭載する必要がなく、同等の機能を 持つ他の方式に比べて回路規模の抑制を行うことができ

る。 【0039】また、本発明によれば、アナログ量からデ ジタル量に空境するA/D空境処理において、基準信号 レベルと被写体の明るさを積分する時間刻みを調整する ことによって、いわゆるダイナミック・レンジの広い撮 優を実現することができる。

【0040】また、本発明によれば、各画素の検出信号 をアナログ量からデジタル量へ変換する際に、被写体の 明るさを時間的に積かすることによって、いわゆるラン ダム・ノイズに強い場像を実現することができる。

【0041】また、本発明の第3乃至第5の各側面によれば、操像装置は、画業毎に複数のフレーム・メモリと 比較器とバイアス回路を持ち、それらを用いてアナログ ・デジタル変地を行う際にバイアスを可弥とする。ことに よって、ダイナミック・レンジを拡大して、暗い領域から明るい領域まで再現することができる。

【0042】本発明のさらに他の目的、特徴や利点は、 後述する本発明の実施例や添付する図面に基づくより詳 細な説明によって明らかになるであろう。

#### [0043]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施例を詳解する。

### 【0044】第1の実施形態

図1には、本発明の第1の実施形態に係る損像素子の回 路精成を被式的に示している。同図に示すように、損傷 素子は、M×N間の画素1が2次元マトリックス状に配 列され、名行毎に水平画家駆動信号群が敷設されて構成されるとと もに、各列毎に垂直信号線が敷設されて構成される。

【0045】駆動クロック・ジェネレータ2は、単位画 素を駆動するためのクロック・パルスを発生させる回路 である。

【0046】また、垂直駆動回路3は、駆動クロック・ ジェネレータ2において発生されたクロック・バルス を、水平方向に並んだM個の単位画素からなる画素行の 各々に対して、動作タイミングをずらしながら水平画素 駆動信号解発由で供給する。

【0047】また、各画素列毎に配設された出力回路4 は、垂直信号線230を介して供給される各画素からの 出力信号をレベル変換して、摄像素子の外部に出力する ようになっている。

(0048) 水平駆動信号線群、すなわち各画業に供給される駆動クロック・バルスには、リセットバルスのよ ST (301)、転送パルスのPTX(302)、受光信号競出レバルスのRD (303)、メモリTR-1転送パルスのMEM-1 (304)、メモリTR-1短船パルスのMEM-1 (305)、メモリTR-2転送パルスのMEM-2 (306)、メモリTR-2転給パルスのMEM-2 (306)、メモリTR-2 (306)、メス・サースのMEM-2 (307)、インバータ A 知銘パルスの CMPA (308)、インバータ B 短絡パルスの CMPA (308)、インバータ B 短絡パルスの CMP (308)、両端熱出ルルスの P (309)、両端熱出ルルスの P (309)、両端熱出ルルルスの P (309)、両端熱出ルルスの P (309)、両端熱出ルルルスの P (309)、両端熱出ルルルスの P (309)、両端熱出ルルスの P (309)、両端熱出ルルスの P (309)、両端熱出ルルルスの P (309)、両端熱出ルルルスの P (309)、両端細胞の P (309)、両端熱出ルルルスの P (309)、両端熱出ルルルスの P (309)、両端細胞の P (309)、両端熱出ルルルスの P (309)、両端熱出ルルルスの P (309)、 P

0) 並びに、リセット電圧VRST (311)が含ま れる。これら駆動クロック・パルスを所定のタイミング で動作させることによって、機像業子に材して画業出力 信号のAD交換処理やその他の演算処理を適用すること ができる。但し、駆動クロック・パルスの動作タイミン グや演复処理の手順については、後に詳解する。

【0049】例えばCMOS技術を適用して、図1に示 すような振像素子内のすべての回路モジュールを、同一 チップ上に実装することが可能である。

【0050】図2には、機像素子内に配列される画素1 の内部構成を図解している。同図に示すように、画素1 は、汚光部10と、第1増幅部20と、第2増幅部30 と、第1基億部40-1から第k記憶部40-kまでの k個の記憶線と 自密形が適常部50と バイアス郷5 5と、出力部60とで構成される。

【0051】受光部10は、入射光を電気信号に変換する光電変換部であり、一般にはフォト・ダイオード(PD)で構成される。受光部10の動作は、受光部駆動信号11により制御される。

【0052】第1増幅部20は、受光部10から転送されてくる電流信号を接続の第2増幅部30で処理するのに適したレベルに変換するとともに、第1増幅部駆動信号21によって規定される適切なタイミングで電流信号を出力する。

【0053】第2増編部30は、第1増福部20から転送されてくる電流信号を徐装の各記憶部40において記憶するのに適したレベルにまで増幅するとともに、第2 増幅部駆動信号31によって規定される適切なタイミングで電流信号を出力する。

【0054】第1配憶部40-1~第k配憶部40-k からなるk個の記憶部は、すべて第2増福部30の出力 に接続されており、この増偏信号の電流を記憶部駆動信 号41によって規定される運即なタイミングで記憶保持 することができる。1つの画案内に記設される記憶部の 個数kは、後続の演算処理において必要な数によって決 定すればよい、

【00551負荷部及び濱窪第50は、第1個管部40 11~第4に記憶部40-kのすべての出力に接続されて おり、すべての又は一部の記憶部40からの出力電流を 電圧に変換するとともに、濱箕部駆動信号51により規 定される適切なタイミングで濱箕処理を行う、ここで言 う濱箕の内容は、援像素子の機能によって異なるが、 長の和、信号の差、信号の比較などが一般的である。

【0056】バイアス部55は、演算部50における演算時に必要なノイズ除去のためのバイアス電流を、バイアス部駆動信号56に応じて発生する。

【0057】出力都60は、負荷都及び演算都50によ る演算結果を提像素子内の信号線に出力するのに適した レベルに変換して、出力部駆動信号61により適切なタ イミングで画素出力70として出力する。

【0058】各部への駆動信号11~61は、水平画業 駆動信号群(削速)を経由して提像素子内を各画素1毎 に敷設されている。 11~61を発生して、水平方向に並ぶM個の画素行単 位で駆動する。

【0059】各画素からの画素出力70は、垂直信号線 230によって各画素列館に互いに接続されている。各 垂直信号線は、出力回路4によって適切なレベルに変換 された後、機像信号として撮像素子の外部に取り出され る。

【0060】図3には、本発明を実現する単位画素の回 路構造を詳細に示している。但し、同図に示す単位画素 は2つの記憶部を持つものとする。以下、図3に示す単 位画素内における建成を1が動作特件について説明する 【0061】フォトダイオード(211)は、入射光強度 に応じて光電変換を行い、電子を蓄積する。

【0062】転送TR (212)は、nチャネルのMO 5 (Metal-Oxide Semiconductor:金属酸化膜半導体) トランジスタ (n-MOS) で構成され、ソース側にフ ォトダイオード (211)が接続されるとともに、ドレ イン側にアンプTR (214)のゲートが接続されてい る。転送TR (212)のゲートに入力される転送がル スタPTX (302)がバイ・レベルになっている間、 トランジスタ (212)がオンされ、フォト・ダイオ ド (211)に蓄積されて電子は転送されてアンプTR (214)のゲート電位として利用される。このときの アンプTR (214)のゲート電位をVFD (240) とする。

【0063】リセットTR(213)はn-MOSトランジスタで構成され、ソース側が転送TR(212)のドレイン並びにアンプTR(214)のゲートに接続されるとともに、ドレイン側にはリセット電圧VRST

(311)が印加されている。そして、リセットTR

【0064】アンプTR (214) はn-MOSトランジスタで構成され、ゲートは転送TR (212) のドレング・サートTR (213) のソースに接続されて、2013 のソースに接続されて、サート・ファールをよった。

(前述)、ソース側は受光信号読出しスイッチ(21 6)に接続されているとともに、ドレイン側には電源電 圧(VDD)が印加されている。アンプTR(214) は、受光信号読出しスイッチ(216)がオンになって いる間、そのゲート電位VFD(240)に応じた電流 をドレインからソースに流すことができる。

【0065】カレント・ミラー回路(215) は2つの n-MOSトランジスタで構成されており、各トランジ スタのソース側が接地されているともは、ドレイン側 が受光信号読出しスイッチ(216) に接続されてい る。カレント・ミラー回路(215)は、受光信号読出 レスイッチ(216)がオンになっている間、アンブT R(214)から流れ込む電流の値を、カレント・ミラー を構成する2個のトランジスタのサイズ比(具体的に は、トランジスタのゲート長が同じであればゲート幅の 比に防じた野島、で脚幅するを含ませっている。

【0066] 受光信号読出レスイッチ (216) を構成 する2つのトランジスタはいずれもn-MOSトラン スタで構成されている。この各トランジスタのソース側 はカレント・ミラー回路(215) に接続されている。 また、一方のトランジスタのドレイン側はアンプTR

(214)のソースに接続されているとともに、他方のトランジスタのドレイン側はメモリTR-1転送スイッ

チ (217) 並びにメモリTR-2転送スイッチ (220) のソース及び負荷TR (231) 並びにキャバシタA (225) に接続されている。

【0067】受光信号説出しスイッチ(216)を構成する各トランジスタのゲートに入力される受光信号説出しソルスみ 体D(303)がバイ・レベルになっている間、アンプTR(214)を通過する電流がカレント・ミラー回路(215)に流れ込み、カレント・ミラー回路(215)は各トランジスタのサイズ比に応じて電流を増幅する、増幅された電流は、メモリTR-1転送スイッチ(217)を介してメモリTR-1(219)に流れるか、又は、メモリTR-2転送スイッチ(220)を介してメモリTR-2(222)に流れるようになっている。

【0068】 メモリTR-1転送スイッチ(217)は n-MのSトランジスタで構成され、ソース開ばメモリ TR-2転送スイッチ(220)のソース並びに負荷T R(231)とキャパシタA(225)、モレて受光信 号誌出しスイッチ(216)のドレインに接続されてい る。また、そのドレイン開は、メモリTR-1(21 9)のドレイン並びにメモリTR-1 種類スイッチ(2 18)のソースに接続されている。そして、ゲートに入 力されるメモリTR-1 転送パルスすなわちのMTX-1(304)がハイ・レベルになっている間、メモリT R-1(217)に電流で流す動きをする。

【0069】 メモリTR一1 転送パレスタMTX-1 (304)をハイ・レベルにする期間が受光信号就出しいルスタR (303)がハ・レベルとなる期間に一致しているときには、メモリTR-1 (217)を流幅された電流はカレント・ミラー回路 (215)によって増幅流を記憶することができる。他方、タMTX-1 (304)をハイ・レベルにする期間が、後述する負荷TRパルスタレ (312)のハ・レベルにする期間に一致しているときには、メモリTR-1 (217)に記憶された電流が負荷TR (231)に流れ込む、すなわち記憶的存む様本が表したことなる。

【0070】 メモリTR-1短絡スイッチ(218)は n-MOSトランジスタで構成され、ソース側がメモリ TR-1転送スイッチ(217)のドレインに接続されるとともに、ドレイン側はメモリTR-1(219)の ゲートに接続されている。そして、ゲートに入力される メモリTR-1 担絡がルス々 <math>MEM-1(305)がハイ・レベルになっている間、メモリTR-1(219)のゲートとソースを短絡する働きをする。

【0071】メモリTR-1 (219) はp チャネルの MOSトランジスタ (p - MOS) で構成され、そのソ - ス側は電源電圧 (VDD) に接続されるとともに、ド レイン側はメモリTR-1転送スイッチ (217) のド レイン方がメチリTR-1 铝磁スイッチ (218) のソ ースに接続されている。そして、ゲートがメモリTRー 1短絡スイッチ(218)のドレインに接続されている ので、メモリTRー1短絡パルスφMEM-1(30 ち)がハイ・レベルになっている間はゲートとドレイン が短絡された状態となるので、総和領域で動作し、ゲー ト電位=ドレイン電位に応じた電流が流れることにな 2

【0072】さらに、メモリTR-1 (219)は、メモリTR-1 短絡パルスタMEM-1 (305)がローレベルになっている間では、比較的小さなゲート容量 およびその他の寄生容量によってゲート電位が保たれている限り、先に流れた電流を記憶しておくとともに、再びその電流を流すことが可能である (カレンド・コピア動作)、この運転において、メモリTR-1 (219)は、図2に示す第1記憶部40-1として動作することができる。しかも、この配態動作は、ゲート容量が小さいこともあり、高速に行うことができるというメリットがある。

【0073】なお、メモリTR-2転送スイッチ(22)、及びメモリTR-2(知絡スイッチ(221)、及びメモリTR-2(222)の種類、接続状況並びに動作特性については、メモリTR-2転送バルスタMTX-2(307)のタイミングと含めて、メモリTR-1転給スイッチ(217)並びにメモリTR-1短絡スイッチ(218)及びメモリTR-1(219)の種類、接続状況並びに動作特性、そしてメモリTR-1転送バルスタMTX-1(304)とメモリTR-1短絡パルスタMTX-1(304)とメモリTR-1短絡パルスタMEM-1(305)のタイミングと同様であるので、本明組書がでは影明を登むる。

【0074】負荷TR (231)はn-MOSトランジ 久夕で構成され、ソース剛は接地されるとともに、ドレ イン剛は変光信号読出しスイッチ (216)のドレイン ならびにメモリTR-1転送スイッチ (217)とメモ リTR-2転送スイッチ (220)のソース、並びにキ ナバシタA (225)に接続されている。そして、ゲート に入力される負荷TR/がルスタVL (312)がハイ・ レベルになっている間、流れる電流に応じた電圧が負荷 TR (231)のドレイン側に発生するようになっている。

【0076】インバータA短絡スイッチ(223)はn-MOSトランジスタで構成され、ソースおよびドレインはインバータA(224)の入力側と出力側にそれぞ

れ接続されている(但し、接続の対応関係はその逆でも よい)。そして、ゲートに入力されているインバータA 短絡パルスφCMPA(308)がハイ・レベルになっ ている間は、インバータA(225)の入力側と出力側 を頻絡するようになっている。

【0077】インバータA短絡スイッチ(223)がオンになっている間は、インバータA(225)の入力側と出力側が短絡されるので、その出力電圧は電源電圧のは従半分に相当する電圧に落ち着く。この電圧をインバータA(225)の動作電圧Vipvsとする。

【0078】他方、インバータA 短絡スイッチ(223)がオフになっている間は、インバータA(225)の入力側のキャパシタA(225)に発生する電位に応 トて出力側の電付が決定される。

【0079】インバータB(227)も一般的なn-M のSトランジスタとp-MOSトランジスタによる構成 であり、入力側にキャバシクB(228)が接続される ともに、出力側には画業提出しスイッチ(229)の ドレインが接続されている。また、インバータB(22 7)の入力側と出力側には、インバータB短線スイッチ (226)のソースとドレインがそれぞれ接続されている。

【0080】インバータB短線スイッチ(226)はn-MOSトランジスタで構成され、ソースおよびドレイ いはインバータB(227)の入力側と出力側にそれぞれ接続されている(但し、接続の対応関係はその逆でもよい)。そして、ゲートに入力されているインバータB短絡がルスφCMPB(309)がハイ・レベルになっている間は、インバータB(227)の入力側と出力側を短絡するようになっている。

【0081】インパータB 短絡スイッチ(226)がオンになっている間は、インパータB(227)の入力側と出力側が短絡されるので、その出力電圧は電源電圧のほぼ半分に相当する電位に落ち着く。この電圧をインパータB(227)の動作電圧V<sub>1pv=k</sub>とする。

【0082】他方、インパータB短絡スイッチ(22 6)がオフになっている間は、インパータB(227) の入力側にあるキャパシタB(228)に発生する電位 に応じた電圧が出力側に現れる。

【0083】画素結出しスイッチ(229)はn-MO Sトランジスタで構成され、ソース側が重値信号線(2 30)に接続されるとともに、ドレイン側はインバータ B(227)の出力並びにインバータB頻絡スイッチ (226)のドレイン(若しくはソース)に接続されている。そして、ゲートに入力されている画素設出レバルスタトロア(310)がハ・レベルになっている間、インバータB(227)の出力電圧に応じた電圧レベルが垂直信号線(230)に発生することになる。 【0084】図4には、図3に示す単位画素において、アナログサで木あ明るさをデジタル号に変強する原理図 を示している。

【0085】VFDは、図3のアンプTR (214)の ゲート電位であり(前述)、通常の動作では、電源電圧 に等しいリセット電圧によって決まるリセット・レベル にリセットされている。

- 【0086】フォト・ダイオード (211) に光が照射 されると、光電変換された電子が蓄積される。この蓄積 電子は、転送TR (212) をオンすることによって、 アンプTR (214)のゲート側に転送される。この結 果、ゲート電位VFD (240) はリセット・レベルか ら低下する。
- 【0087】この電圧が低下する度合いは、転送される電子の量、あるいはフォト・ダイオード(211)にた

$$VH = TS \cdot \Delta VR/TH$$

$$VM = TS \cdot \Delta VR/TM$$

$$VL = TS \cdot \Delta VR/TL$$

【0090】但し、各式において、TH, TM, TL は、明るさを表すラインH, M, Lの各々がリセット電 圧を基準電圧としたときに決まる基準レベルと交差する ときの時刻を表している。

[0091]図4及び冬式からも分かるように、入射光の明るさを時刻の関数として表現することが可能とな。すなわち、フォト・ゲイオード(211)が時刻ゼロから光の蓄積を始め、転送TR(212)をオンする度に低下していくゲート電位VFD(240)が基準レベルに達する瞬間までの時刻を検出すれば、入射光の明るさを求めることができる。

【0092】このとき、転送TR(212)をオンする タイミングを、所定のサンプリング周期△T刻みの時間 としてカウントすれば、VFD(240)が基準レベル

1009の 1 (34/7をソフノエにフロッチッと、図 5のようになり、検出時刻TDに対して求められる明る さVDは反比例することが分かる。さらに、(式4)を 以下のように変形することで、明るさVD\*と検出時刻 VD\* = TS・ΔVR-TD

【0098】ここで、(式4)と(式5)とを用いて検 出時刻TDを消去することによって、明るさVDとVD \*との間に成立する以下の関係式が求まる。

$$VD* = TS \cdot \Delta VR (1-1/VD)$$

【0100】VDとVD×との関係式 (式6)をグラフ 上にプロットすると、図7のようになる。同図から分か るように、明るさVD×は、フォトダイオードPD(2 11)の出力をそのまま求現した明るさVDに対して暗 い領域を強調しているので、コントラストのよいはっき りした面像を与えることになる。

【0101】このような暗い領域を強調した(すなわち コントラストの大きな)画像を得るには、一般に、明る とVDに対して対数変換を能した画像を用いることが多 い、すかわち (ボム)という非縁型変極に加え さん まった電子数に比例し、これが入射光強度に相当する。 したがって、明ない光が入射されるほどゲート電位VF D(240)の低下は急壊となり、逆に入射光が暗いは どVFD(240)は緩やかた低下することになる。 【0088】上述したような性質を利用すれば、例えば

【0088】上述したよりな性質を利用すれば、例えば 図4においてラインHで示される明るい光、ラインMの 中間の明るさの光、並びにラインLの暗い光のそれぞれ の明るさレベルVH、VM、VLを三角形の相似関係に 基づいて以下の各式によって表現することができる。す なわち、

[0089]

【数1】

に達する瞬間の時刻(すなわち周期 $\Delta$ Tとカウント値nの積)を、被写体の明るさのデジタル量(すなわちAD変換結果)として得ることができる。

【0093】また、ゲート電位VFD(240)の値を基準レベルと直接比較するのではなく、ゲート電位VFD(240)が基準レベルであったときに発生する電流と、光が照射されているときに転送TR(212)がオンされた度に時々刻々変化するゲート電位VFD(240)によって発生する電流とを比較することによって、同様に明るその検出が可能であることは容易に分かる。【0094】さて、ここで、上記の(式1)~(式3)から得られる以下の一般式について考察してみる。【0095】

TDとの間には線形的な関係が成立する。(式5)をグラフ上にプロットすると、図6のようになる。
【0097】

【数3】

【数2】

【0099】 【数4】

に対数変換という非線型変換を施す必要があり、処理系 の負担が少なくないことは明らかである。

【0102】これに対し、本実施例では、最初から(式 5)のように線形変換だけで明るさを表現しておけば、 簡単にコントラストの大きな、はっきりした画像を得る ことができる。

【0103】このようにして、明るさというアナログ量 を、時間刻みでサンプリングされた時刻情報TDによって量子化されたデジタル量に変換することが可能となる 駅である、個1. 明る 3億号を AD 労働するが思の詳細 な手順については後述に譲る。

- 【0104】なお、デジタル量のビット数は、時刻情報のサンプリング△Tの細かさに依存する。
- 【0105】図8には、図3に示す単位画素において、 アナログ量である明るさをデジタル量に変換するための 信号を得るための動作タイミング・チャートを示してい る。また、図9には、図3に示す単位画素において、ア レログ量である明るさをデジタル量に変換するための信 号を得るための動作フローチャートを示している。以 下、図8及び図9を参照しながら、図3の単位画素にお いてフォト・グイオード(211)の出力をAD変換す るための動作について詳細に説明する。
- 【0106】まず、時刻カウンタとして使用される変数 nを1に設定する(ステップS1)。そして、リセット 電圧VRST(311)を、明るさの基準となる信号レ ベル(基準電圧)に設定する(ステップS2)。
- 【0107】次いで、転送TR(212)のゲートに転送がルスφPTX(302)を印加することにより(ステップS3)、それ以前の期間でフォト・ダイオード(211)に蓄積されている残存電子をアンプTR(214)のゲート側に転送して(ステップS4)、再び転
- 送パルスφPTX (302)をロー・レベルに戻してお く(ステップS5)。但し、このときにアンプTR (2 14)のゲートに現れる信号は利用しない。
- 【0108】次いで、リセットTR(213)のゲート にリセット・バルスタRST(301)を印加すること によって(ステップS6)、アンプTR(214)のゲ ート電位VFD(240)を基準電圧に対応した基準レ ベルに設定して(ステップS7)、再びリセット・バル スタRST(301)をロー・レベルに戻しておく(ス テップS8)。
- [0109] 次いで、上記のように設定した基準レベル に対応する電流をメモリTR-1 (219)に記憶させ るために、受光信号號出レバルスのRD (303)、メ モリTR-1転送バルスのMTX-1 (304)、及 び、メモリTR-1短絡バルスのMEM-2 (305) を同時に印加する (ステッア59)。
- 【0110】このとき、アンプTR(214)のゲート 電位VFD(240)は先に設定された基準レベルになっているので、そのレベルに応じた電流がアンプTR
- (214) に流れる。また、受光信号読出しスイッチ (216) がオンになっているので、カレント・ミラー
- 回路(215)によって増幅された電流(以下、「I-
- 1」とする)が、メモリTR-1転送スイッチ(21 7)を介してメモリTR-1(219)を流れることに なる。但し、メモリTR-1短絡スイッチ(218)が
- なる。但し、メモリTR-1短絡スイッチ(218)が オンになっているので、メモリTR-1(219)は飽 和領域で動作している。
- 【0111】そして、メモリTR-1短絡パルスゆME M-1(305)をロー・レベルに戻すと(ステップS

- 10)、メモリTR-1 短絡スイッチ (218)がオフとなり、メモリTR-1 (219)は今まで流れていたで流1-1を記憶することになる (ステップ511)。【0112】このとき、受光信号読出しスイッチ (216)とメモリTR-1 短絡スイッチ (217)は、メモリTR-1 短絡スイッチ (218)がオフとなるよりも若干長くオンの状態を保つ必要があるので、受光信号読出しバルスのMTX-1 (304)をロー・レベルに戻すタイミングはずもしてある (ステップ512)。
- [0113]以上説明したように、ステップ $S1\sim S1$  2によって、明るさの基準レベルに相当する電流I-1  $\varepsilon$ メモリTR-1 (219) に記憶することができる訳である。
- 【0114】ステップS13以降の処理では、一定周期 毎に被写体の明るさを逐次散出しながら、上記の基準し 水ルと比較して、被写体の明るさと基準レベルとの大小 関係が連転するタイミング(図4において、明るさを表 す直線が連帯レベルと交差する点)を検出するようにな っている。
- 【0115】まず、リセット電圧VRST (311)を 電源電圧に設定する (ステップS13)。
- 【0116] 次いで、リセットTR(213) のゲート にリセット・パルスφ RST(301) を印加すること によって(ステップS14)、アンプTR(214)の ゲート電位VFD(240) をリセット電圧VRSTに 対応したリセット・レベルに設定して(ステップS1 5)、再びリセット・パルスφ RST(301)をロー ・レベルに戻しておく(ステップS16)
- 【0117】ここで、転送TR(212)のゲートに転送水ルスφ PTX(302)を印加する(ステップS17)。これによって、フォト・ゲイオード(211)に蓄積されていた残存電子を転送した後なので(ステップS3~S5)、新たに光電炭線によって発生した電子(図8のタイミング・チャートの受光期間(1)において発生した電子が、アンプTR(214)のゲート側に転送される(ステップS18)。そして、再び転送バルスφ PTX(302)をロー・レベルに戻しておく(ステップS19)。
- 【0118】ステップS20~S23によって、アンプ TR(214)のゲート側に転送された電子の数によっ て決まる電流をメモリTR-2(222)に配憶させる ことができる。
- 【0119】まず、受光信号読出しパルスφRD(30 3)、メモリTR-2転送パルスφMTX-2(30
- 6)、及び、メモリTR-2短絡パルスφMEM-2(207) お同時にfuturt 2 ことによって (スラップ)
- (307)を同時に印加することによって(ステップS 20)、カレント・ミラー回路(215)によって増福 された電流がメモリTR-2(222)に流れ込む。す かわた、メモリTR-2(222)には登季知問(1)

において発生した電子数に応じた信号電流(以下、「I-2」とする)が流れる。但し、メモリTR-2粗絡スイッチ(221)がオンになっているので、メモリTR-2(22)は熱和領域で動作している。

【0120】をして、メモリTR-2短絡がいスタME M-2(307)をロー・レベルに戻さ (ステップS 21)、メモリTR-2短絡イッチ(221)がオフとなり、メモリTR-2(222)は今まで流れていた 電流 I ー 2を記憶することになる (ステップS22)。 (0121) このとき、受活を背錯し I スクチ(216)とメモリTR-2板送スイッチ(220)は、やは リメモリTR-2板送スイッチ(221)がオフとなる よりも苦干長イメンの状態を必必要があるので、受光信号號出 I ルバルスタRD(303)及びメモリTR-2 転送バルスのMTX-2(306)をロー・レベルに戻すタイミングはずらしてある (ステップS23).

【0122】ステップS20~S23によって、メモリTR-2(222)には、被写体の明るさに応じた電流が時間的に積分されながら記憶されていく。

【0123】さらに後続のステップS24以降では、メモリTR-1(219)及びメモリTR-2(222)にそれぞれ記憶されている電流I-1とI-2を比較する。

【0124】まず、メモリTR-2転送スイッチ(22 0)と負荷TR(231)の各ゲートに対してメモリT R-2転送かレスタMTY-2(306)放り負荷TR パルスφVL(312)を印加することによって、各トランジスタをオンにする。この結果、メモリTR-2 (222)に開きれている電流1-2が増布TR(2 31)に流れ込んで、その電流値に応じた負荷電圧(以 下、「V2」とする)がドレイン側に発生する(ステッ アS24)

【0125】このとき同時に、インバータA 短絡スイッチ(223)とインバータ B 短絡スイッチ(223)とインバータ B 短絡スイッチ(223)の 各ゲートにインバータ A 短絡パルス φ C M P A (308)及びインバータ B 知能パルス φ C M P B (309)を印加して、各トランジスタをオンにする。この結果、インバータ A (224)及びインバータ B (227)の それぞれの入出力を短絡させることができる(ステップ S 25)。これによって、インバータ A (224)及びインバータ B (227)の出力電圧はそれぞれのインバータの動作点電圧 Viav-B 及び Viav-B となる。【0126】次いで、インバータ A 短絡パルス φ C M P

A (308) を最初にロー・レベルにレイメンバータA 類絡スイッチ (223) をオフにする (ステップS 2 6)。この経果、インバータA (224) の出力電圧 は、短絡時から若干変動するものの、ほぼ動作点電圧に 近い値を示し (以下、「V<sub>1n+43</sub> L シする)、出力が確 方でする。その出力確定値は、負荷TR (231) に電 1 − 2 がおわたときに挙せるま開下 (V 2) がキャパシ タA (225) に加わったときの出力に対応していることになる (ステップS27)。

【0127】この時点では、キャパシタA (225)の 両端には、負荷TR (231)に電流 I - 2が弛れたと きに発生する電圧 (V2)とインバータA (224)の 動作点電圧に近い値が印加されている(以下、「V

【0128】一方、インバータB(227)は、この時点ではまだ短絡状態なので、ステップS26におけるインバータA(224)の出力電圧の小さな変動はインバータB(227)の出力には現れていない。

【0129】次いで、インバータ B 短絡パルス& C M P (309)をロー・レベルにすることによって、インバータ B 服能スイッチ(226)をオフにする(ステップS 28)、この結果、インバータ B (227)の出力。 歴正もやはり 若干変動するものの、ほぼ動作点電圧に近い値を保与(以下、「Viave 12」とする)、出力が確定する。この出力確定値が、負荷TR(231)に電流Iー2が流れたときに発生する電圧(V2)がキャバシタ A (225)、北びに、キャパシタ B (228)を介してインバータ B (227)に加わったときの出力に対応していることになる(ステップS 29)。

【0130】そして、この時点では、キャパシタB(228)の両端には、インバータA(224)の出力電圧 (以下、「Vinv-1」とインバータB(228)の動作点電圧に近い値(以下、「Vinv-B」とする)が印加されている。【0131】この状態で、メモリTR一2転送バルスタ MTX-2(306)及び負荷TRパルスタVL(312)をロー・レベルに戻して、メモリTR-2転送スイッチ(220)及び負荷TR(231)をオフにすることによって、メモリTR-2(221)を記憶された電流「-2の設出しが完了する(ステップS30)。

【0132】次いで、再び負荷TRパルスをVL(312)をハイ・レベルにするとともに、同時にメモリTR-1転送パルスをMTX-1(304)もハイ・レベルにすることによって、負荷TR(231)及びメモリTR-1転送スイッチ(217)をオンにする【ステップS31)。この結果、メモリTR-1(219)に記憶されていた電流I-1が負荷TR(231)に流れ込んで、ドレイン側にはその電流値に対応した電圧(以下、「V1」とする)が発生する。

【0133】そして、この電圧V1が、先に電流I-2 が流れたきを負荷TR(231)に発生した電圧V2 よりも低ければ、キャバシタA(225)のインバータ A(224)側電位は、先のVinv-AiよりV2-V1だ け下降することになる(但し、インバータA(224) の入力容量が無視できるほど小さい状況であるとす る)。

【0134】1.かがって インバータA(224)の出

力はV<sub>inv-A2</sub>より上昇し、その結果、キャパシタB(2 28)のインバータB(227)側電位が上昇して、イ ンバータB(227)の出力電圧は下降することになっ、

【0135】逆に、電圧V1が電圧V2より高ければ、キャパシタA(225)のインバータA(224)側電位はVinu-AiよりV1-V2だけ上昇し(但し、インバータA(224)側電力を発が無限できるほど小さい状況であるとする)、インバータA(224)の出力はVinu-Aiより下降する。この結果、キャパシタB(228)のインバータB(227)側電位も下降して、インバータB(227)側電位も下降して、インバータB(227)の出力電圧が上昇することになる。

憶されていた電流 I - 1が、メモリTR-2 (222) に記憶されていた電流 I - 2よりも大きければ、負荷T R (231) に発生する電圧もソ2よりV1の方が高くなるので、インバータB (228) の出力は高くなる。定に、電流 I - 1の方が I - 2よりも小さいと、インバータB (228) の出力は低くなる。略言すれば、この

【0136】すなわち、メモリTR-1(219)に記

(310)をハイ・レベルに転じて、画素競出しスイッチ(229)をオンにすることによって、垂直信号線(230)には電流I-1とI-2の比較結果に応じてインバータB(228)の出力レベルが現れることになる(ステップS33)。そして、画素競出レバルスφP

OUT (310)をロー・レベルに戻して (ステップS 34)、続いてメモリTR-1転送パルスφMTX-1 (304)及び負荷TRパルスφVL (312)をロー

・レベルと戻すことによって、一連の画素読出し動作を 完了させる(ステップS35)。

(0138) このとき、垂成信号線(230)のレベル・すなわち、今回読み出された画素の出力レベルがローズはかれめいずれのレベルかを判別する(ステップS36)。垂底信号線(230)のレベル判定は、撮像素子と同一キップ又は別のチップ上に実装された演算器(図示しない)によって行われる。

【0139】垂直信号線 (230) がハイ・レベルなら 式、電流I-1はI-2より大きい、あるいは、基準レ ベルよりも入射光による信号レベルが低いことが分か る。すなわち、入射光が明るくなって基準レベルを横切 ったと判断できるので、サンプリング周期ム下に時刻カ ウンタ値 IT (来算した値 ムT× IT を時刻情報として出力 レて (ステップ 37)、図9に示す本処理ルーチン全 体を終了する。

【0140】他方、垂直信号線(230)のレベル、すなわち、今回読み出された画素の出力レベルがロー・レベルならば、時刻カウンタ nを1だけインクリメントして(ステップS38) ステップS17に厚ってフォト

・ダイオード(211)の電荷を転送するステップ以降 を、垂直信号線(230)がハイ・レベルに転じるまで 繰り返し行う。

【0141】なお、時刻カウンタnを計数するための回路モジュールは、撮像素子と同一チップ上又は別のチップトに実装することができる。

【0142】図9に示す処理ルーチンによって出力される時刻情報 AT× nは、VFD(240)が基準レベルに達する瞬間の時刻であり、フォト・ダイオード(21)における入射光の明るをきデジタル量に変換した結果に相当する(前述)。言い換えれば、図9に示す処理ルーチンによって、提像素子の各画素におけるフォト・ダイオード出力を、振像素子内においてアナログ値からデジタル値を変換することができる訳である。

【0143】このように撮像素子内においてAD変換を 実現するためには、駆動クロック・ジェネレータ2が各 駆動クロック・バルスを図8に示すようなタイミングで 出力するだけでよい、という点を充分理解されたい。

【0144】なお、図8の動作タイミングチャートに示すように、基準レベル記憶期間において、リセット・バルスのRST(301)の前に転送がルスな申TX(302)を出すことによって、フォト・ダイオード(211)に既に貯まった電子を排出するようにしている。の結果、次に転送ソルスの中TX(302)が印加されるまでの期間すなわち受光期間(1)を、それ以降の受光期間(2)、(3)、に等レくすることができ、各時間別外毎の受光時間と少定ですることができ、各時間別外毎の受光時間と一定にすることができ、各時間別外毎の受光時間と一定にすることができ、各時間別外毎の受光時間と一定にすることができ、各時間

【0145】本実施例に係る損像素子によれば、アナロ グ量からデジタル量に変換するA/D変換処理におい て、基準信号レベルと被写体の明るさを積分する時間刻 みを調整することによって、いわゆるダイナミック・レ ンジの広い損像を実現することができる。

【0146】また、本実施別に係る機像素子によれば、各画素の検出信号をアナログ量からデジタル量へ変換する際に、被写体の明るさを時間的に積分することによって、いわゆるランダム・ノイズに強い機像を実現することができる。

【0147】図10には、図1に示す構成の娯像素子に おいて、アナログ量である明るさをデジタル量に変換し た信号を得るための動作タイミング・チャートを示して いる。

【0148】より具体的には、図10は、図8の単位画 素動作タイミング・チャートにおける基準レベル記憶期 間と比較期間(1)の2つの期間における、1行目の画 素並びに2行目の画素に与える駆動クロックのタイミン グを示している。

【0149】リセット電圧VRST(311)が基準電圧に設定されている期間において、まず、17目に並ん だ価値のすべての画素に対して、リセット・パルスのR ST(301) 転決パルスのPTX(302) 参米 信号読み出しバルスøRD(303)、メモリTR-1 転送バルスøMTX-1(304)、及び、メモリTR -1短絡バルスøMEM-1(305)を、図示されて いるタイミングで一斉に印加する。

【0150】次いで、ある一定時間経過後に、今度は2 行目に並んだM圏のすべての画素に対して、リセット・ パルスタRST (301)、転送パルスタPTX (30 2)、受光信号読み出レパルスタRD (303)、メモ リTR-1転送パルスタMTX-1 (304)、メモリ TR-1短絡パルスタMEM-1 (305)を一斉に印加する。

【0151】そして、3行目以降からN行目までの画素 に対して、同様に、位相のずれた駆動クロックを逐次印 加していく(図示しない)。このようにして、すべての 単位画素において、メモリTR-1(219)に基準レ ベルに対応する電流を配徳することができる。

【0152】N行目まで記憶動作終了したら、次にリセット電圧VRST(311)を電源電圧に設定して、1 行目に並んだM個の今べての画素に対して、リセット・ パルスゆRST(301)、転送パルスゆPTX(30 2)、要光信号誘み出レパルスゆRD(303)、メモリ JTR-2転線パルスゆMTX-2(306)、メモリ TR-2短線パルスゆMEM-2(307)を図示され ているタイミングで一斉に印加することによって、受発 期間(1)で光電変換された電子数で決まる電流をメモ リTR-2(202)に記憶することができる。

【0153】その直後に、メモリTR-2転送vルスの MTX-2(306)、負荷TRIVルスのVL(31 2)、インバータA短絡vルスのCMPA(308)、 インバータB短絡vルスのCMPB(309)を印加し て、メモリTR-2(222)に記憶されていた電流を 読出し自衛TR(231)で電圧に変換する。

【0154】続いて、メモリTR-1転送パルスのMT X-1 (304)、負荷TRパルスのVL (312)を 即加して、XモリTR-1 (219)に配憶されていた 電流を読み出して、負荷TR (231)において電圧と 変換するとともに、先に読み出されていた電圧との比較 を行う。そして、画素説出しスイッチ (229)のゲー トに画素説出しパルスのPOUT (310)を印加する ことによって、比較の結果生じるインバータB (22

7)の出力電圧を垂直信号域 (230)へ戦み出す。 (0155]そして、2行目に並んだM圏のすべての画 業に対して、リセット・パルスタRST (301)、転 送パルスタPTX (302)、受光信号源み出しパルス タRD (303)、メモリTR-2転送パルスタMTX -2(306)、メモリTR-2短絡パルスタMEM-2(307)を、1行目と同様に一斉に印加することに よって、受光明間(1)で光電変換された電子数で決ま る電流をメモリTR-2(222)に記憶を大

【 O 1 5 6 】 その直後に メモリTR - 2 転送パルスめ

MTX-2(306)、負荷TRバルスφVL(31 2)、インバータA短絡バルスφCMPA(308)、 インバータB知絡バルスφCMPB(309)を印加し て、メモリTR-2(222)に記憶されていた電流を 読出し負荷TR(231)で郵圧に変換する。

 $\{0.157\}$  続いて、メモリTR-1 転送パルスタMT  $\chi-1$  (304)、負荷TR/がレスタVL (312)を 印加して、メモリTR-1 (219)に記憶されていた 電流を読み出して、負荷TR (231)で電圧に突換す るとともに、先に読み出されていた電圧との比較で下 う。そして、画素読出しスイッチ (229) のゲートに 画素読出レパルスタPOUT (310)を印加すること によって、比較の結果生じるインバータB (227)の 出力電圧を運信号線 (230)へ読み出す。

【0158】そして、3行目以降からN行目までの画素 に対して、同様に位相のずれた駆動クロックを逐次印加 していくことによって、すべての単位画素において、メ モリTR-1 (219) に記憶された基準レベルに対応 する電流はメモリTR-2 (222) に記憶された受光 強度に比例した信号電流とを比較することができる。

【0159】本実施例に係る機像素子における単位画素 の各々は、駆動クロック・ジェネレータ2が出力する各 クロック・バルス間のタイミング、すなわち駆動モード を切り換えることによって、フォト・ダイオード出力に 対してA/D変換以外の演算処理を適用することが可能 である。例えば、各単位画素において、明るその時間的 な変化を演算して、変化が急峻となる時刻を検出すること とができる。

【0160】図11には、図3に示す単位画素において、明るさの時間的な変化を消算して、変化が急峻とる ち時刻を検出するための、各クロック・/ ルスの動作タイミング・チャートを示している。また、図12には、明るさの時間的な変化を演算して、変化が急峻となる時刻を検出するための、各単位画素における動作フローチャートを示している。以下、図11及び図12を参照しながら説明する。

【0161】まず、時刻カウンタとして使用する変数 n を1に設定する (ステップS51)。そして、リセット電圧VRST(311)を、電源電圧に設定する (ステップS52)。

【0162】洗いで、リセットTR(213)のゲート にリセット・パルスφRST(301)を印加すること によって、アンプTR(214)のゲート電位VFD (240)を電源電圧に対応したリセット・レベルに設 定して(ステップSラ3)、再びリセット・バルスφR ST(301)をロー・レベルに戻す。

【0163】そして、フォトダイオード(211)に蓄積 されている電子をアンプTR(214)のゲート側に転 送する(ステップS54)。この処理は、演算を開始す る前にフォト・ダイオード(211)に貯きっていたす

- べての電子を掃き出して初期化する動作に相当するが (図11つ初期化期間)、転送下R(212)のゲート に転送パルスφPTX(302)を印加するした後、再 び転送パルスφPTX(302)をロー・レベルに戻す ことによって行われる。
- 【0164】次いで、再びリセットTR(213)のゲートにリセット・バルスをRST(301)を印加することによって、アンプTR(214)のゲード電位VFD(240)を電源電圧に対応したリセット・レベルに設定して(ステップS55)、再びセット・バルスをRST(301)をロー・レベルに戻す。
- 【0165】そして、図11の受光期間(1)にフォト・ダイオード(211)で光電変換されて蓄積されている電子をアンプTR(214)のゲート側に転送する
- (ステップS56)。この処理は、転送TR(212) のゲートに転送パルスタPTX(302)を印加した 後、再び転送パルスタPTX(302)をロー・レベル に戻すことによって行われる。
- 【0166】このとき、アンプTR (214)のゲート 電位VFD (240)は、上記で転送された電子の数に よって決まる。この結果発生する電流をメモリTR-1 (219)に配憶させるためには、各トランジスタは以 下のように動作さればよい。
- 【0167】まず、受光信号読出しバルスφRD(30
- 3)、メモリTR-1転送パルスφMTX-1(304)、メモリTR-1無絡パルスφMEM-1(30
- 5)を同時に印加すると、上述した発生電流がアンプT
- R(214)に流れる。また、受光信号読出しスイッチ (216)がオンになっているので、カレント・ミラー
- 回路 (215) によって増幅された電流 (以下、「I-1」とする) が、メモリTR-1 転送スイッチ (21
- 7)を介してメモリTR-1(219)に流れ込むことになる。個し、メモリTR-1短絡スイッチ(218)がオンになっているので、このときのメモリTR-1(219)は鋭和領域で動作している。
- 【0168】そして、メモリTR-1短絡バルスのME M-1 (305)をロー・レベルに戻すと、メモリTR -1短絡スイッチ (218)がオフとなり、メモリTR -1 (219)はこれまで流れていた電流I-1を記憶することになる (ステッア557)。
- 【0169】このとき、受光信号読出レスイッチ(216)とメモリTR-1転送スイッチ(217)は、メモリTR-1転続スイッチ(217)は、メモリTR-1転続スイッチ(218)がオフとなるよりも若干長くオンの状態を保つ必要があるので、受光信号読出レバルスをRD(303)とメモリTR-1転送がルスφMTX-1(304)がロー・レベルになるタイミングはずらしてある。
- 【0170】以上説明したように、ステップS55~S 57の処理によって、受光期間(1)で光電変換された 電子の数に相当する電流I-1をメモリTB-1(21

- 9) に記憶することができる訳である。
- 【0171】次いで、リセットTR(213)のゲート にリセット・バルスφRST(301)を印加すること によって、アンプTR(214)のゲート電位VFD (240)を電源電圧に対応したリセット・レベルに設 定して(ステップSSS)、再びリセット・バルスφR ST(301)をDSの、
- 【0172】そして、図11のタイミング・チャートに おける受光期間(2)で発生した電子を、アンプTR (214)のゲート側に転送する(ステップ559)。 この処理は、転送TR(212)のゲートに転送パルス をPTX(302)を印加した後、再び転送パルスをP TX(302)をロー・レベルに戻すことによって行わ れる。
- 【0173】このとき、アンプTR(214)のゲート 電位VFD(240)は、上記で転送された電子の数に よって決まる。この結果発生する電流をメモリTR-2 (222)に記憶させるためには、各トランジスタは以 下のように動作さればよい。
- 【0174】 受光信号就出レゾルス々RD(303)、メモリTR-2転送パルスをMTX-2(306)、メモリTR-2転送パルスをMTX-2(306)、メモリTR-2転送パルスをMTX-2(306)。 定りTR・2域をパルスをMTX-2、上述した発生電流がアンプTR(214)に流れる。また、受光信号挑出レス・デーロの(216)が、メモリTR-2転送スイッチ(2)、シネしてメモリTR-2転送スイッチ(2)、シネしてメモリTR-2短送スイッチ(221)がオンになって、このときのメモリTR-2(221)がオンになって、このときのメモリTR-2(221)がオンになっているので、このときのメモリTR-2(221)に飲和御飯で動作している。
- 【0175】ここで、メモリTR-2短絡パルス

  め<math>-2(307)をロー・レベルに戻すと、メモリTR-2短絡スイッチ(222)がオフフとなり、メモリTR-2(222)はこれまで流れていた電流 I-2を記憶することに交る(ステップ60)。
- 【0176】このとき、受光信号読出しスイッチ(216)とメモリTR-2転送スイッチ(220)は、やは りメモリTR-2無絡スイッチ(221)がオフとなるよりも若干長くオンの状態を保つ必要があるので、受光信号読出レバルス々RD(303)とメモリTR-2転送パルス々MTX-2(306)がロー・レベルになるタイミングはずらしてある。
- 【0177】以上説明したように、ステップS58~S60の処理によって、受光期間(2)で光電変換された電子の数に相当する電流I-2をメモリTR-2(22)に記憶することができる訳である。
- 【0178】続くステップS61~S65では、メモリ TR-1(219)とメモリTR-2(222)の各々 に記憶されている電流I-1レI-2を計劃する処理を

- **行う。これはすなわち、受光期間(1)と受光期間**
- (2)の各期間において光電変換されて発生した電子数 の大小比較を行うことになる。
- 【0179】まず、メモリTR-1転送パルスφMTX -1(304)及び負荷TRパルスφVL(312)を ともに印加することによって、メモリTR-1転送スイ ッチ(217)と負荷TR(231)をともにオンにす る。この結果、メモリTR-1(219)に記憶されて いる電流1-1が負荷TR(231)に流れ込み、その 電流値に応じた負荷電圧(以下、「V1」とする)がドレ イン側に発生する。
- 【0180】このとき、インバータA短絡スイッチ(2 23)とインバータB短絡スイッチ(226)の各ゲートに対してンバータA短絡バルスφCMPA(308) とインバータB短絡バルスφCMPB(309)を同時 に印加する。この結果、インバータA短絡スイッチ(2 23)とインバークB短絡スイッチ(226)はともに オンされて、インバータB(224)及びインバータB (227)の各入出力は短絡されることになる(ステッ アS61)。これによって、インバータA(224)及 ゲインバータB(227)の各出力電圧は、それぞれの インバータの動作点電圧り、ロットなどが、カット。よなる。
- 【0181】 こで、インバータ A 短絡 バルス A C M P A (308) を最初にロー・レベルにすることによってインバータ A 短絡なイッチ (223) をオフにすると、インバータ A (224) の出力電圧は短絡時から若干変動するものの、ほぼ動作点電圧に近い値を示し、以下、「V<sub>10・43</sub> とする)、インバータ A (224) の出力が確定する(ステップ S 62)。その電圧値は、負荷T
- が塊定する (ステッノ S O Z )。その電圧値は、貝何 I R (231) に電流 I - 1が流れたときに発生する電圧 V 1がキャパシタA (225) に印加されたときの出力 に対応している。
- 【0182】また、この時点では、キャパシタA(225)の両端には、負荷TR(231)に電流I-1が流れたときに発生する電圧(V1)とインバータA(224)の動作点電圧に近い値が印加されている(以下、「Vingal」とする)。
- 【0183】一方、インバータB(227)は未だ短絡 状態なので、ステップS62におけるインバータA(2 24)の出力電圧の小さな変動はインバータB(22
- 7)側の出力には現れていない。
- 【0184】次いで、インバータB短絡バルスφCMP B(309)をロー・レベルにすることによって、イン バータB短絡スイッチ(226)をオフにすると、イン バータB(227)の出力電圧もやはり若干変動するも のの、ほぼ動作点電圧に近い値を保っている(以下。
- 「V<sub>inv-82</sub>」とする)。この値が、負荷TR(231) に電流I-1が流れたときに発生する電圧(V1)がキ ャパシタA(225)、インバータA(224)、キャ パシタB(228)を介してインバータB(227)に

- 加わったときの出力に対応している (ステップS6 3)。この時点では、キャバシタB (228) の両端に は、インバータA (224) の出力電圧V<sub>inv-A2</sub>と、イ ンバータB (228) の動作点電圧に近い電圧 (以下、
- 「V<sub>inv-B1</sub>」とする)がそれぞれ印加されている。 【0185】この状態で、メモリTR-1転送パルスの MTX-1 (304)及び負荷TRパルスのVL (31
- MTX-1 (304) 及が負荷TRパルスφVL (31 2) をともにロー・レベルにして、メモリTR-1転送 スイッチ (217) 及び負荷TR (231) をともにオ フすることによって、メモリTR-1 (219)に記憶 しておいた電流I-1の読出し動作が完了する。
- 【0186】次いで、再び負荷TRパルスかりし(31 2)をハイ・レベルに転じるとともに、同時にメモリT R-2転送パルスかMTX-2(306)もハイ・レベ ルに転じることによって、負荷TR(231)及びメモ リTR-2転送スイッチ(220)をともにオンにす る。この結果、メモリTR-2(222)を開きれていた電流I-2が負荷TR(231)に流れ込んで、ドレイン側にはその電流値に対応した電圧(以下、「V と」とする)が発生する。
- 【0188】逆に、電圧V 2が電圧V1よりも高ければ、キャパシタA(225)のインバータA(224)側電位はV<sub>107</sub>4よりV2-V1だけ上昇して、インバータA(224)の出力はV<sub>150-At</sub>より下降する(但し、インバータA(224)の入力容量が無投できるほど小さい状況であるとする)。その結果、キャパシタB(228)のインバータB(227)側電位も下降して、インバータB(227)の出力電圧が上昇することになる。
- 【0189】 すなわち、メモリTR-2 (222) に記憶されていた電流I-2が、メモリTR-1 (219) に記憶されていた電流I-1よりも大きければ、負荷TR(231) に発生する電圧もV1よりV2の方が高くなり、インバータB(228) の出力は高くなる。ことは逆に、電道I-2が電流I-1よりも小さければ、インバータB(228)の出力は低くなる。したがって、2つの電流の大小比較が可能となる訳である(ステップS64)。
- 【0190】この状態で 画素語出しパルスのPOUT

- (310)をハイ・レベルに転じて、画素読出しスイッチ(229)をオンにすることによって、垂直信号線
- (230) には電流 I 1 と I 2の比較結果に応じて インバータB (228) の出力レベルが現れることにな は ステップ565)。そして、画素譲出レが比えゅP OUT (310) をロー・レベルに戻して、続いてメモ リTR - 1 転送が比スなMTX - 1 (304) 及び負荷 TRパルスもVL (312) をロー・レベルと戻すこと によって、画素該出し動件が完了する。
- 【0191】このとき、垂直唇号線 (230) のレベ ル、すなわち、今回読み出された画素の出力レベルがロー スはハイのいずれのレベルかを判別する (ステップS 66)、垂直信号線 (230) のレベル判定は、機像素 子と同一チップ又は別のチップ上に実装された演算器 (図示しない) によって行われる。
- $\{0192\}$  垂直信号線 (230) のレベル、すなわち、今読み出された画素の出力レベルがハイ・レベルなち、今読み出された画素の出力レベルがハイ・レベルならば、電流 12 に 12 は 12 は 1 と 1 と 1 か大きい、ある 1 が間 (2) で光電変換された電子数は受光期間 (1) で光電変換された電子数は受光期間 (1) で光電変換された電子数はりも少ない、すなわち、入射光がいった人明るくなって再び暗くなるという明度の変化があったと判断することができる。この場合、サンブリング周限4 下に時刻カウンク値 1 で乗算した値  $\Delta T \times n$  を時刻情報として出力して (2 テップ 1 7 1 2 1 2 1 2 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 4 1 3 1 3 1 4 1 3 1 4 1 5 1 4 1 5 1 4 1 5 1 5 1 5 1 5 1 5 1 6 1 7 1 7 1 7 1 7 1 8 1 7 1 8 1 8 1 8 1 9
- [0193] 他方、垂直信号線(230)のレベル、すなわち、今読み出された画素の出力レベルがロー・レベルならば、時刻カウンタnを1だけインクリメントして(ステップS67)、後続のステップに進む。
- 【0194】ステップS68~S78は、上述したステップS58~S67の処理において、メモリTR-1
- 【0195】すなわち、ステップS68~S78においては、メモリTR-2(22)に記憶されている電流の方が、メモリTR-1(219)に記憶されている電流よりも時間的に後で記憶された信号となる。したがって、メモリTR-2(22)が次に新た上光電変換された信号に対応する電流を記憶するように、時間的に前で記憶された信号を書き換えなければならない。
- 【0196】そこで、まず、リセットTR (213)の
  ゲートにリセット・バルス々RST (301)を印加することによって、アンプTR (214)のゲート電位V
  FD (240)を電源電圧に対応したリセット・レベル
  に設定して(ステップ568)、再びリセット・パルス
  みRST (301)をロー・レベルに戻す。
- 【0197】次いで、図11のタイミング・チャートの 受光期間(3)で発生した電子をアンプTR(214) の炉下ト側に転送する(ステップS69)。この処理 は 転送下R(212)のゲートに転送パルス&PTX

- (302)を印加した後、再び転送パルスφPTX(3 02)をロー・レベルに戻すことによって行われる。
- 【0198】このとき、アンプTR(214)のゲート 電位VFD(240)は、上記で転送された電子の数に よって決まる。この結果発生する電流をメモリTR-1 (219)に記憶させるためには、各トランジスタは以 下のように動作すればよい。
- 【0199】受光信号説出レバルスのRD (303)、メモリTR-1転送パルスのMTX-1 (304)、メモリTR-1掲絡がルスのMEM-1 (305)を同時に印加することによって、上述した発生電池がアンプTR (214)に流れる。また、受光信号読出しスイッチ(216)がオンになっているので、カレントミラー回路(215)によって増幅された電流(以下、「I-1」とする)が、メモリTR-1転送スイッチ(217)を介してメモリTR-1転送スイッチ(217)を介してメモリTR-1を送スイッチ(217)を介してメモリTR-1を送スイッチ(217)を介してメモリTR-1を送スイッチ(217)を介してメモリTR-1を分にスイッチので表れ込むこと
- 7)を介してメモリTR-1(219)に流れ込むこと になる。但し、メモリTR-1短絡スイッチ(218) がオンになっているので、このときのメモリTR-1 (219)は総和領域で動作している。
- 【0200】ここで、メモリTR-1短絡パルス $\phi$ ME M-1 (305)をロー・レベルに戻すと、メモリTR-1短絡スイッチ (218)がオフとなり、メモリTR-1 (219)はこれまで流れていた電流I-1を記憶することとなる(ステップS70)。
- 【0201】このとき、受光信号誘出しスイッチ(21 6)とメモリTR-1転送スイッチ(217)は、メモ リTR-1規絡スイッチ(218)がオフとなるよりも 若干長くオンの状態を保つ必要があるので、受光信号就 出しパルスタRD(303)とメモリTR-1転送パル スタMTX-1(304)がロー・レベルになるタイミ ングはずらしてある。
- 【0202】次いで、ステッアS71~S75では、メ モリTR-2(222)とメモリTR-1(219)の 各々に記憶されている電流 I-2とI-1を比較する。 これは、すなわち、受光期間(2)と受光期間(3)の 各期間において光電変換されて発生した電子数の大小比 較を行うことに相当する。
- 【0203】まず、メモリTR-2転送パルスタ州TX -2(306)及び負荷TRパルスタVL(312)を ともに印加することによって、メモリTR-2転送スイッチ(222)と負荷TR(231)をとしたオンにする。この結果、メモリTR-2(222)に記憶されている電流は-2が負荷TR(231)に流れ込み、その電流値に応じた負荷電圧(以下、「V2」とする)がドレイン側に発生する。
- 【0204】このとき、インバータA短絡スイッチ(2 23)とインバータB短絡スイッチ(226)の各ゲートに対してンバータA短絡パルスφCMPA(308) とインバータB短絡パルスφCMPB(309)を同時 に印加する、この結果 インバータA短線スイッチ(2

23) とインバータB 短絡スイッチ (226) はともに オンされて、インバータA (224) 及びインバータ (227) の入出力は短絡されることになる (ステップ S71)。これによって、インバータA (224) 及 びインバータB (227) の各出力電圧は、それぞれの インバータの時に電圧 V<sub>14</sub>でよ及びV<sub>14</sub>でよとな。 【0205】そして、インバータA 短絡パルスφC MP A (308)を最初にロー・レベルにすることによって インバータA の選絡スイッチ (223)をオフにすると インバータA (224) の出力電圧は短絡時から若干変 動するものの、はは動件点電圧に近い値を示し(以下、 V<sub>14</sub>で、インバータA (224) の出力

が確定する(ステップS 7 2)。その電圧値は、負荷T R (231)に電流I - 2が流れたときに発生する電圧 V 2がキャパシタA (225)に印加されたときの出力 に対応している。

【0206】また、この時点では、キャパシタA (225)の両端には、負荷下R (231)に電流 I - 2が流れたときに発生する電圧 (V2)とインパータA (24)の動作点電圧に近い値が印加されている (以724)の動作点電圧に近い値が印加されている (以75)

「V<sub>inv-41</sub>」とする)。 【0207】一方、インバータB(227)は未だ短絡 状態なので、ステップS72におけるインバータA(2 24)の出力電圧の小さな変動はインバータB(22 7)側の出力には現れていない。

【0208】次いで、インバータB短絡パルスφCMP B(309)をロー・レベルにすることによって、イン バータB短絡イイッチ(226)をオフにすると、イン バータB(227)の出力電圧もやはり若干変動するも のの、ほぼ動作点電圧に近い値を保っている(以下、

【0210】次いで、再び負荷TRバルスφVL(31 2)をハイ・レベルに転じるとともに、同時にメモリT R-1転送パルスφMTX-1(304)もハイ・レベ ルに転じることによって、負荷TR(231)及びメモ リTR-1転送スイッチ(217)をともにオンにす る。この結果、メモリTR-1(219)に記憶されて いた電流 I - 1が負荷下R(231)に流れ込んで、ド レイン側にはその電流値に対応した電圧(以下、「V 1,とする)が発生する。

【0211】そして、この電圧V1が, 先に電流I-2 が流れたときに負荷TR (231) に発生した電圧V2 より低ければ、キャパシタA(225)のインバータA (224)側の電位は、先のV: - - 41よりV2-V1だ け下降することになる(但し、インバータA(224) の入力容量が無視できるほど小さい状況であるとす る)。したがって、インバータA(224)の出力はV inu=a2より上昇して、その結果、キャパシタB(22 8)のインバータB(227)側電位が上昇し、インバ 一タB(227)の出力電圧は下降することになる。 【0212】逆に、電圧V1が電圧V2よりも高けれ ば、キャパシタA (225) のインバータA (224) 側電位は $V_{inv-A1}$ よりV1-V2だけ上昇して、インバ 一タA(224)の出力はV<sub>inv-A2</sub>より下降する(但 し、インバータA(224)の入力容量が無視できるほ ど小さい状況であるとする)、その結果、キャパシタB (228) のインバータB(227) 側電位も下降し て、インバータB(227)の出力電圧が上昇すること になる。

【0213】すなわち、メモリTR-1(219)に記憶されていた電流I-1が、メモリTR-2(222)に記憶されていた電流I-2よりも大きければ、負荷T (231)に発生する電圧もV2よりV1の方が高くなり、インバータB(228)の出力は高くなる。これとは逆に、電流I-1が電流I-2よりも小さければ、インバータB(228)の出力は低くなる。したがって、2つの電流の大小比較が可能となる訳である(ステップS74)。

【0214】この状態で、而業読出しパルス & POUT (310)をハイ・レベルに転じて、面業読出しスイッチ(229)をオンにすることによって、垂宿号料線(230)には電流 I ー L と I ー 2 の比較結果に応じてインバータ B (228)の出力レベルが現れることになる(ステップ S 7 5)。そして、画業読出しパルス & POUT (310)をロー・レベルに戻して、続いてメモリTR ー 2 板送 かしス & MTX ー 2 (306)及び負荷 TR パルス & V (312)をロー・レベルと戻すことによって、画業読出し動作が完了する。

【0215】このとき、垂直信号線(230)のレベル、すなわち、今回読み出された画素の出力レベルがロースは小人のいずれのレベルかを判別する(ステップS76)、垂直信号線(230)のレベル判定は、提像素子と同一チップ又は別のチップ上に実装された演算器(図示しない)によって行われる。

【0216】垂直信号線(230)のレベル、すなわ ち 今回読み出された画素の出力レベルがハイ・レベル ならば、電流I-1はI-2より大きい、あるいは、受 光期間(3)で光電変換された電子数は受光期間(2) で光電変換された電子数よりも少ない、すなわち、入射 光がいったん明るくなって再び晴くなるという明度の変 化があったと判断できる。この場合、この場合、サンア リング周期ムTに時刻カウンタ値nで乗算した値ムT× のを時刻情報として出力して(ステップS77)、本処 理ルーチン全体を終了する。

【0217】他方、垂直信号線(230)のレベル、すなわち、今読み出された画茶の出力レベルがロー・レベルならば、時刻カウンタnを1だけインクリメントして(ステップS7)、ステップS58に戻って上述と同様の処理を繰り返し実行する。

【0218】次いで、受光期間(3)と受光期間(4) の各期間で発生した電子数の大小比較、さらには受光期間(4)と受光期間(5)の各期間で発生した電子数の 大小比較というように、明るさの時間的変化の演算を順 次実行することができる。

【0219】このように、フォト・ダイオード出力に相 当する電流信号を記憶するメモリTRを各受光期間毎に 入れ替えて、比較する限の版み出しの順番も安えること によって、常に時間的に後の信号が前の信号よりも大き いか小さいかを同じ基準で判断することができる訳であ る。

【0220】図11及び図12に示す処理動作を実行する結果として、本実態例に係る擬像素子の各単位画素は、明るさの時間的な変化をとらえ、明度の時間的なピーク検出を高速に行うことが可能となる。

【0221】図11及び図12に示すような動作特性を 持つ単位画素からなる提像素子を用いることによって、 例えば、1フレーム目で提像した被写体画像と2フレー ム目で提像した被写体画像を求めることで、被写体の明 るさの時間的変化を求めることができる。

【022】被写体の明るもの時間的変化を求めること をできる機像素子を用いることにより、いわゆる3角測 量の原理に能って、被写体までの距離を計測するアクテ ィブ型距離計測システムを構成することができる。この 種のアクティブ型距離計測システムについては、例え ば、本出願人に既に譲渡されている特別2000-10 ア723号明細書に開示されている。また、アクティブ 型の距離計個原理については、例えば「三次元画像計

77237分間音に開小されている。より、アノアカ 型の距離計測原理については、例えば「三次元画像計 測」(井口、佐藤共著、昭晃堂)に記載されている。 【0223】勿論、駆動クロック・ジェネレータ2が出

力する各クロック・パルスのタイミングを切り換えることによって、本実施例に係る単位画素の各々は、フォト・ダイオード出力に対して上記(AD変換や変化が急峻となる時刻の検出)以外の演算処理を行うことも可能である。

【0224】第2の実施形態

図13には 本発明の第2の実施形態に係る楊像素子1

001を適用した撮像システム全体の構成例を模式的に 示している。

【0225】信号発生器1002は、摄像業子1001 を駆動するのに必要な信号を発生する。そして、発生し を居会与は健康学1001と入力され、最健実子10 01内の垂直スキャナ1020で画業制御信号として、 摄像業子1001を構成する各画業11に伝達される。 [02261)レーム・メモリ1004は、損像素子1 001の画素数に相当するアドレス空間を有しており、 またそのデータ幅は損像業子1001の頻像結果を表現 1004は、信号処理部1003と双方向バスで接続されており、信号処理部1003で生成された画業等の処理結算を入力して記憶したり、その内容を必要に応じて 逆に信号処理部1003に対したり、その内容を必要に応じて 逆に信号処理部1003に対したり、その内容を必要に応じて 逆に信号処理部1003に対したり、その内容を必要に応じて

【0227】信号処理部1003は、撮像素子1001 の出力信号を入力して、デジタル・データのままで画素 毎に処理した上で、その結果を上述のフレーム・メモリ 1004に出力する。

【0228】デジタルーアナログ変換部1005は、信号処理部1003からの画素毎のデジタル信号を入力して、それをアナログ信号に変換して出力する。

【0229】表示部1006は、デジタルーアナログ変 換部1005から出力されるアナログ信号を入力して、 画面(図示しない)上に表示出力する。

【0230】図14には、本発明の第2の実施形態に係る撮像業子1001の回路構成を模式的に示している。 同図に示すように、提像業子1001は、M×N個の画業1が2次でやトリックス球に配別され、各行毎に画業 制御信号1012が敷設されるをともに、各列毎に垂直 信号線1013が敷設されて構成される。そして、各面 素別からのN本の垂直信号線1013は、水平出力回路 1030に接続されており、その出力信号は、シリアル 変換されて損傷業子1001の外部に出力されたり、出 カレートを高速にするためにバラレルで損傷素子100 1の外部に出力されるようになっている。

【0231】信号発生器1002は、単位画素を駆動するための図示の各クロック・パルス信号をそれぞれ所定のタイミングで発生させる回路である。

【0232】また、垂直駆動回路1020は、信号発生 器1002において発生されたクロック・パルスを、水 平方向に並んだM個の単位画素からなる画素行の各々に 対して、動作タイミングをずらしながら画素制御信号1 012経由で供給する。

【0233】図14中に示した画素制御信号 1012 は、各画素を駆動するための受光部制即・ルス120 0、増幅部制即・ルルス1210、第1記憶部制即・ルルス 1220、第2記憶部制即・ルルス1230、比較部制即 パルス1240、パイアン部制即パルス1250、毛 に出力解離し、ルレス1260(後添)をアルナリナションに したものである。これら駆動プロック・バルスを所定の タイミングで動作させることによって、振像素子に対し て画素出力信号のAD変換処理やその他の海質処理を適 用することができる。但し、駆動クロック・バルスの動 作タイミングや演算処理の手順については、後に詳解す ス

【0234】図15には、機像素子1を構成する単位画 素の構造を使式的に図解している。同図に示すように1 の画素は、更光部1100と、 増編部1101と、第 1記憶部1102及び第2基億部1103と、比較部1 104と、バイアス部1105と、出力部1106とで 機成される。

【0235】受光部1100は、入射した光の強度に応じて光電変換された信号を増幅部1101に対して出力する

【0236】受光部制御パルス1200は、受光部11 00の内部状態のリセット動作や、光電変換された信号 の内部気送動作を削削する入力パルスであり、リセット パルス々RST(1201)、転送パルスφTX(1 202)が含まれる。

【0237】増幅部1101は、受光部1100からの 出力信号を入力して増幅した信号を、第1記憶部110 2及び第2記憶部1103に対して出力する。

【0238】増幅部制御パレス1210は、増幅部11 01で増幅した信号を出力するか否か制御する入力パル スであり、増幅部読出しパルスφAG(1211)が含まれる。

【0239】第1記憶部1102並びに第2記憶部11 03は、増幅部1101から出力される信号を記憶して おき、比較部1104へ出力するようになっている。

(0.24の) 第1記憶部削削パルス1220を次に第2 記憶部削削パルス1230は、それぞれ第1記憶部11 02、第2記憶部1103への信号記録動作及び信号記 出し動作の削削を行う。第1記憶部削即パルス1220 には、第1記憶パルスもMSWF(1221)、第1記 憶ゲート・パルスもMGF(1222)が含まれる。また、第2記憶部制即パルス1220には、第2記憶がルスイMSWF(1221)、第2記憶ゲート・パルスル MGS(1231)が含まれる。

【0241】比較部1104は、第1記憶部1102並 びに第2記憶部1103から読み出される信号を入力し て、両者を比較した結果として0(ロー・レベル)又は 1(ハイ・レベル)の信号を出力する。

【0242】比較部制御パルス1240は、比較部11 04の動作制御を行う入力パルスであり、負荷パルスゆ QL(1241)、第1インバータ短絡パルスゆINV F(1242)、第2インバータ短絡パルスゆINVS (1243)が含まれる。

【0243】バイアス部1105は、比較部1104に バイアス信号を加えることによって 入力される2つの 信号に対してバイアス信号を付加する。

【0244】バイアス部制御バルス1250は、バイアス部1105から出力されるバイアス信号を制御するための入力バルスであり、第1バイアス・ゲート・バルス ゆGBF(1252)、並びに、第2バイアス・ゲート・バルスゆGBS(1253)が会まれる。

【0245】出力部1106は、比較部1104の比較 結果信号を画素信号1107として単位画素の外部に出 力する。

【0246】出力部制御パルス1260は、出力部11 06の動作制御を行うための入力パルスであり、出力ゲート・パルスφGOUT(1261)が含まれる。

【0247】次に、上述した単位画素においてアナログ 信号量である受光強度をデジタル信号に変換する原理の 説明について、図16を参照しながら説明する。

【0248】まず、画素が受光してから記憶部110 2,1103のうちいずれか一方に信号を記憶し、それ を読み出してから比較処理を行って出力する一連の期間 を、本明細書では「17レーム」と定義しておく。

(0.249) 図16に示したグラフの横軸は、愛光部1 100において愛光してから比較結果が出力されるフレームが何回縁り返されるか、すなわち何回比較処理が行われた時に嘈楽出力が0かか1に反転するかというフレーム番号を示している。そして、最大のフレーム数をFmaxと定義し、Fmaxの回数だけ比較処理を繰り返して、1回の撮像を完了するものとする。

【0250】また、図16に示すグラフの縦軸は、受光 部110における光強度の信号量Sを表している。非 常に明るい光を受光した場合の信号量の時間的変化をV B(1051)とし、それよりわずかに弱い光の場合を VB(1052)とする。また、明るい光の場合を (1053)、中位の明るさの場合をM(1054)、 暗い光を受光した場合をD(1055)、非常に暗い場 合をVD(1056)として、それぞれ光を受光したと の信号量の時間的変化を直線で表現している。同図に 示す例では、明るさの違いは直線の傾き、すなわち信号 量の時間的変化の大小で表現されると仮定している。し たがって、明るい光ほど傾きが急で、暗い光ほど傾きは 経やかであるとしている。

【0251】さて、ここで、信号量がR<sub>11</sub>で時間的に一定であるような基準信号と考える。そして、それぞれの明るさの時間変化に対応する直線が、その基準信号レベルR<sub>4</sub>に交わるまでに必要なフレーム数あるいは時間を求める、少ないフレーム数で基準レベルと交わるほど明るく、多くのフレーム数で変換しないという代望を利用することによって、受光した光の明るさを表現することができる。フレーム数は離散的すなわちデジタル量として書きなわら、結果として得られる明るさもデジタル量として表現されることになる。

【0.25.2】 上記の条件では 「図示の通り VR (1.0

51)との交点に対応するフレーム番号はFvs1である。また、VB'(1052)との交点はFvs1であり、B(1053)との交点はFvs1であった。そしてM(1054)との交点はFs1となっている。一方、D(1055)並びにVD(1056)は交点が存在しない。

$$I_{VB} = K / F_{VB1}$$
  
 $I_{VB'} = K / F_{VB'1}$   
 $I_{B} = K / F_{B1}$   
 $I_{M} = K / F_{M1}$ 

【0255】さて、基準信号レベルをR<sub>1</sub>としたとき、 上記のように暗い光D1055、並びに非常に暗い光V D1056は、ここで設定している最大時間あるいは最 大フレームの間には交点を持たないので明るさを表現す ることができない。そこで、基準信号レベルをR<sub>1</sub>から R<sub>2</sub>につり上げると、D16から判るように、直線D (1055)はフレームF<sub>0</sub>2で交点を持つようになる。 そして、基準レベルをさらにつり上げてR<sub>1</sub>とすると、

さらに直線VDがフレームFyngで交わることが判る。

$$I_{VB} = K / F_{VB1}$$
 $I_{VB'} = K / F_{VB1}$ 
 $I_{B} = K / F_{B3}$ 
 $I_{M} = K / F_{M3}$ 
 $I_{D} = K / F_{D3}$ 
 $I_{VD} = K / F_{VD2}$ 

【0258】ここで注意しなければならいのは、上配の (式11)は(式7)と同じであり、また、本来明るさ が異なるはずの(式12)とも同じになっているという 点である。これは、フレームFvgiが時間時の最小単位 で、最初のフレームに相当している場合に生じる現象で ある。晋い根えれば、最初のフレームで繭楽出力が17 あった場合、実際の明るさが違いを識別することが不可能と なってしまう。このような現象を避けるためには、明る い光に対しては基準レベルを低く設定するほどよい、と いうことが呼る。

【0259】これまでの議論により、暗い光を検出して明るさとして表現するためには、基準レベルを上げる にれはゲインを上げることに相当する)必要がある。 一方、明るい光を表現するためには、基準レベルを下げ る(これはゲインを下げることに相当する)必要があ る。そこで、暗い光から明るい光に至るまで、ダイナミ ック・レンジの広い範囲で明るきを表現するためには、

$$\begin{array}{l} I_{\,\nu\,B} \; = \; K \; \middle / \; F_{\,\nu\,B} \\ I_{\,\nu\,B'} \; = \; K \; \middle / \; F_{\,\nu\,B'} \\ I_{\,B} \; = \; K \; \middle / \; F_{\,B} \\ I_{\,M} \; = \; K \; \middle / \; F_{\,M} \\ I_{\,D} \; = \; K \; \middle / \; F_{\,D} \end{array}$$

I<sub>VB</sub> = K / F<sub>VB</sub>
[0263] 図17に従う明るさの表現方法によれば

【0253】この場合、受光した光の明るさを、定数Kと基準信号レベルと交点のフレーム番号を用いて下式のように表すことができる。すなわち、

【0254】 【数5】

> (式7) (式8)

(式9)

すなわち、基準レベルを上げることによって、明るさの ゲインを大きくすることと等価の処理を行っていると考 えることができる。

【0256】例えば基準レベルを $R_{\rm L}$ としたときのそれぞれの光の明るさを、下式のように表現することができる。すなわち、

【0257】 【数6】

> (式11) (式12) (式13) (式14) (式15)

> > (式16)

明るい光が検出される時間的に早い期間、すなわちフレ 一ム数の小さい範囲では、基準レベルを低く設定してお も、時間の経過とともに基準レベルを徐々につり上げれ ていけばよいということを、当業者であれば理解できる

【0260】図17には、そのような基準レベルの設定 方法の一例を示している。同図に示す例では、最初の基 準レベルは記<sub>8</sub>から始まって徐々に(すなわち時間の経 過とともに階段状に)上昇していき、最終的にはR<sub>4</sub>に なっている、基準レベルの上昇の仕方は、1フレーム毎 に少しずつ変化させてもよいし、数フレーム毎に変化さ せてもよい。

【0261】図17に示す明るさ変換ダイナミック・レンシ拡張原理に従えば、それぞれの明るさを表す直線と 基準レベルとの交点から、受光したそれぞれの光の明る さは、以下のように表現される。すなわち、

【0262】 【数7】

であろう。

(式17) (式18) (式19) (式20) (式21)

(式22) 非常に明るいVB(1051) が、非常に暗いVD(1 ○56)も同時にすなわち同じ系で表現可能となる。 【○264】次いで、上述したようなダイナミック・レンジの広い機像を実現可能とする方式を採用した実装回路の例について説明する。

【0265】図18には、図15に示した撮像素子の単位画素の各ブロックに関する1つの実装例を示してい

【0266】図19には、この単位画素のうち、受光部 1100と増幅部1101の内部構成を詳細に示している。

【0267] 受光部1100は、フォトダイオード(PD)1301と、転送トランジスタ (TX)1302 と、フローティング・ディフュージョン (FD)103 と、リセット・トランジスタ (RST)1304から 精成されている。そして、リセット・トランジスタ13 04にはリセット・パルス(4RST)1201が与えられるとともに、転送トランジスタ(TX)1302には転送パルス(4TX)1202が与えられている。各入力パルス1201、1202は受光部制御パルス1200(削速)に相当する。

【0263】 さて、リセット・トランジスタRST13 04には、リセット電圧(VR)1203が印加されているので、リセット・バルスタRST1201を入力することによって、リセット・トランジスタRST1304がオン地震に切り替わると、フローティング・ディフージョンFD1303はリセット電圧VR1203の値によって決まる電位にリセットされる。そして、転送パルスタTX1202によって転送トランジスタTX1302がオンすると、フォトダイオードPD1301で電変換された電子がフローティング・ディフージョンFD1303に転送されて、その電子数に応じた電位がフローティング・ディフェージョンFD1303に発生することになる。

【0269】 フローティング・ディフュージョンFD1 303の電位は受光量に対応しており、フォトダイオー ドPD1301が飽和しない限り、ほぼ明るさに比例す ると考えられる。そして、明るいほど、すなわち受光量 が多いほど光電変換で発生する電子数は多いので、フー ティング・ディフュージョンFD1303の電位は低 下し、逆に、暗いほど発生する電子数が少なくなるので フローティング・ディフュージョンFD1303の電位 は高くなる

【0270】増幅部1101は、増幅トランジスタ(QA)1311と、増幅部誌出し第1ゲート(AGF)1312と、増幅部誌出し第2ゲート(AGS)1313と、カレント・ミラー回路1314及び1315とから構成されている。そして、増幅部誌出し第1ゲートAGF1312及び増幅部誌出し第2ゲート(AGS)1313には増幅部制御が以入121210としての増幅部誌出しパンはス(6AG)1211がそれぞれ年よられてい

る。

【0271】いま、増編トランジスタQA1311のゲートには、受光部1100側のフローティング・ディフュージョン1303における電位が印加されている。この状態で増解系統出しがルスタAG1211が与えられると、増編トランジスタQA1311のソース・ゲート 同電位で決まる電流が増幅系統出し第1ゲートAGF1 312及びミラー・トランジスタ1314を辿して流れ、ミラー・トランジスタ131を出る14のサイズで決定される増幅された電流が増幅部第2ゲートAGS1313とミラー・トランジスタ1315を流れるようになっている。

【0272】をして、フローティング・ディフュージョンFD1303の電位が高いほど、多くの電流が流れる。すなわち、受光した光が暗いほど増露部第2ゲートAGS1313とミラー・トランジスタ1315を流れる電流は大きくなり、明るいほどその電流は小さくな

【0273】また、図20には、図15に示した単位画 素のうち、第1記憶部1102と第2基億部1103の 内部構成を詳細に示している。

【0274】第1配徳部1102は、第1記憶トランジスタ(QMF) 1321と、第1記憶トランジスタ・スタ(QMF) 1322と、第1記憶トランジスタ・スイッチ (MSWF) 1322には第1記憶トランジスタ・スイッチMSWF1322には第1記憶ゲートルス(ゆMSWF) 1221が、また、第1記憶ゲートMGF1323には第1記憶ゲート・パルス(ゆMGF) 1222が、第1記憶新制がルス1220(前述)としてそれぞれ与えられている。

【0275] 同様に、第2記憶部1103は、第2記憶トランジスタ(QMS)1331と、第2記憶ケーシジスタ・スケッチ(MSWS)1332と、第2記憶ゲート(MGS)1332とから構成されている。そして、第2記憶トランジス・スイッチMSWS1332には第2記憶ゲート、MGS133には第2記憶ゲート・パルス(ゆMGSWS)1231が、また、第2記憶ゲート、パルス0をMSWS)1231が、また、第2記をがり、第2記憶部制即パルス1230としてそれぞれ与えられている。

【0276】そして、第1記憶ゲートMGF1323と 第2記憶ゲートMGS1333はともに増幅部1101 に接続されており、上述したカレントミラーで増幅され た信号電流を入力できるようになっている。

【0277】さて、第1記憶部1102及び第2記憶部 1103は、いわゆるカレントコピア回路。若しくはグ イナミック・カレントミラー回路構成となっており、次 のような動作で信号電流を記憶することができる。

【0278】まず、第1記憶ゲートMGF1323が第 1記憶パルスφMGF1222によってオン状態となっ ている期間に 第1記憶トランジスタ・スイッチMSW F1322を第1記憶パルスタMSWF1221によってオンに切り替えることによって第1記憶トランジスタQMF1321のゲートとドレインが照接され、第1記憶ケートMGF1323を通して信号電流が、いわゆる 総和領域動作の第1記憶トランジスタのMF1321に流れることになる。そして、第1記憶トランジスタ・スイッチMSWF1322でけをオフに切り替えても信号電流は流れ続けているので、第1記憶トランジスタQMF1321のゲート電位は、その信号電流を流すのに必要な値を保持することになる。次に、第1記憶ゲートMGF1323をオフに切り替えることに、で第1記憶ゲートMGF132をオフに切り替えることに、で第1記憶ゲートのGF132をオフに切り替えることに、で182を12では、20が一ト電位が保持されている限りは、信号電流は記憶されていることになる。

【0279】すなわち、第1記憶ゲート・バルスタMG F1222によって再び第1記憶ゲートMGF1323 がオンに切り替えられると、保持されている第1記憶ト ランジスタQMF1321のゲート電位によって記憶さ れていた信号電流が再び流れ出すことになる。第2記憶 部11036上速と同様の動作によって第2記憶ドラン ジスタQMS1331に信号電流を記憶することができ ジスタQMS1331に信号電流を記憶することができ

【0280】また、図21には単位画素のうちバイアス 部1105の内部構成を詳細に示している。

【0281】バイアス部1105は、第1パイアス・トランジスタ(QBF)1351と、第2パイアス・トランジスタ(QBF)1352と、第1パイアス・ゲート(GBF)1353と、第2パイアス・ゲート(GB S)1354とで構成されている。そして、バイアス部削御パルス1250として、第1パイアス・ドランジスタQBF1351と第2パイアス・トランジスタQBS 1352にはパイアスで選任(VB)1251が、第1パイアス・ゲートパルス(4GBF)1252が、第2パイアス・ゲートパルス(4GBF)1252が、第2パイアス・ゲート・パルス(4GBS)1253がそれぞれ与えられている(前述)。

【0282】そして、第1パイアス・ゲートGBF13 53と第2パイアス・ゲートGBS1354の出力は第 1記憶部1102及び第2記憶部1103の出力に接続 されており、各記憶部1102、1103から出力され る信号電流にバイアス電流を加算できるようになってい る。

【0283】第1バイアス・トランジスタQBF135 1と第2バイアス・トランジスタQBS1352の各ゲートには同じバイアス電圧VB1251が加速されているので、そのトランジスタ・サイズに応じた電流を流す ことができるようになっている。したかって、第1バイ アス・ゲートGBF1353に第1バイアス・ゲート バルスめGRF1257が加速されたとをご踏り出るバ イアス電流の大きさと、第2バイアス・ゲートGBS1 354に第2バイアス・ゲート・バルスφGBS125 3が印加されて流れ出るバイアス電流の大きさの違いを 与えることが可能となる。

【0284】また、図22には、比較部1104並びに 出力部1106の内部構成をそれぞれ詳細に示してい る。

②・ (日 2 8 5 ) 比較部 1 1 0 4 は、負荷トランジスタ(Q L) 1 3 4 1 と、第1 キャパシタ (CF) 1 3 4 2 と、第1 インバータ (I NVF) 1 3 4 3 と、第1 インバータ (I NVF) 1 3 4 4 と、第2 キャパシタ (CS) 1 3 4 5 と、第2 インバータ (I NV S) 1 3 4 6 と、第2 インバータ (SWI NVS) 1 3 4 7 とで構成されている。そして、負荷トランジスタQ L 1 3 4 1 には負荷パルス (φQ L) 1 2 4 1 が、第1 インバータ短稿スイッチ SWI NVF 1 3 4 代には第1 ペンバータ短稿スイッチ SWI NVF 1 3 4 7 には第2 インバータ短稿スイッチ SWI NVS 1 3 4 7 には第2 インバータ短稿プルス (φ1 NVS) 1 2 4 3 が、比較部制御パルス 1 (φ1 NVS) 1 2 4 3 が、比較部制御パルス 1 2 4 0 (前述) としてそれぞれ与えられている。

【0286】そして、負荷トランジスタQL1341 は、第1記憶部1102、第2記憶部1103、及びパイアス部1105の各出力に接続されており、これらから出力される信号電流を入力するようになっている。 【0287】さて、図示の比較部1104は、いわゆるチョッパ型比較器の構成をとっており、比較器内部の動作点によるオフセットをリセットする期間に入力された信号と、リセットが完了した後に入力される信号の大小に応じた出力が得られるようになっている。

【0288】まず、負荷トランジスタQL1341を負 前がルス々QL1241の印加によってオンに切り替え ることにより、比較対象の信号電流(『12"とする)の 大きさに応じた電位VZが第1キャパシタCF1342 の第14ンバータINVF1343と反対側の電極に発 生する。

【0289】このとき、第1インバータ短絡バルスφ I NVF1242の印加によって第1インバーク短絡スイ ッチSWINVF1344をオンに切り替えることによ って第1インバータINVF1343を短縮すると、第 1インバータINVF1343の入力側及び出力側いず れの電位も同じ値(第1インバータINVF1343の 動作点電位VTHF)となり、第1キャパシクCF13 42にはVZーVTHFの電圧に相当する電荷が蓄積さ れることになる。

【0290】後段の第2インバータINVS1346を 第2インバーグ短絡スイッチSWINVS1347によって同時に短絡しておけば、第2インバータINVS 346の動作点電位をVTHSとすると、同様に、第2 キャパシタCS1345にはVTHF-VTHSかる需 圧に相当する電荷が蓄積されることになる。

【0291】そして、第1インバータINVF1343 の短絡を解除し、その後、第2インバータINVS13 46の短絡を解除しておく。

【0292】これに引き続き、比較するもう一方の信号電流("IY"とする)を流して、再び負荷パリスタQL 1241を印加することによって、IYに応じ負荷電位VYを負荷トランジスタQL1341に発生させる。 これにより、第1キャパンタCF1342の負荷トランジスタQL1341個の電位は、先のVZからVYに変化することになる。

【0293】ここで、第14ンバータ1NVF1343 の入力関容量が第1キャパシクCF1342に比べて無 規できるほど小さいと仮定すれば、VYがVZより大き ければ、第1キャパシクCF1342の第14ンバータ INVF1343側電位はVTHFより上昇する。逆 に、VYがVZより小さければ、第14ンバータINV F1343の入力側電位は下降することが判る。したが って、VY>VZのとき、第14ンバータ1NVF13 43の出力はロー・レベルとなり、VY<VZならば、 第14ンバータINVF1343の出力はハイ・レベル となる。

【0294】このような動作に連動して、第2キャパシタCS1345の両端電位も上昇若しくは下降するの で、結局、比較部1104の出力すなわち第2インバー タINVS1346の出力は、比較する信号の大小に応 じて、IY>1Z(VY>VZ)のときにハイ・レベル となり、IY<1Z(VY<VZ>のときにロー・レベ ルとなる。

【0295】出力部1106は、出力アンプ(BAMP)1361と、出力ゲート(GOUT)1362とで構成されている。そして、出力部制御パルス1260として、出力ゲート・バルス( $\phi$ GOUT)1261が与えられている。

【0296】そして、出力ゲート・パルスφGOUT1261が印加されたときに、比較部1104の出力を適切なレベルに変換した信号レベルの画素出力(POUT)1107を垂直信号線1013に出力するようになっている。

 $\{0297\}$ 次に、アヤログ信号である受光量をデジタル信号に変換する仕組入について、図23化元に大明る変換タイミング・チャートを参照しながら説明する。  $\{0298\}$ まず、基準信号電流を記憶する動作を行う。  $\{0298\}$ 要光部  $\{100$ において、リセット電圧  $\{0298\}$ 要光部  $\{100$ において、リセット電圧  $\{020\}$ を収ますに設定した状態で、リセット・パルスを  $\{851120\}$ を対して、フローティング・ディフュージョンFD  $\{130\}$ の電位を $\{130\}$ を観音を値に設

定する。 【0300】続いて 増展部1101において増展部時 出レバルス 6 A G を印加して 物幅部読出し第1ゲートA G F 1 3 1 2 及び 増幅部読出し第2ゲートA G S 1 3 1 3 を導適さな、フローティング・ディフュージョンド D 1 3 0 3 の電位によって決まる電流を増幅トランジスタ Q A 1 3 1 1 に発生させ、さらにカレントミラー 1 3 1 4、1 3 1 5 によって増幅された電流 ( I g E F とする) を得る。

【0302】その後、最初に第1記憶パルス々MSWF 1221をロー・レベルに落として第1記憶トラント 9QMF1321の頻絡を廃除し、続いて、第1記気 トト・パルスのMGF1222を解除することによっ て、第1記憶トランジスタQMF1321に先の電流1 55を記憶することができる。

【0303】以上で基準信号記憶期間の処理は完了であ

【0304】次に、第1フレームでの処理を行う。

【0305】受光部110のにおいて、リセット電圧1 203をV<sub>REF</sub>よりも高い電源電圧V<sub>0</sub>に設定した状態 で、リセット・バルス々RST1201を印加して、フ ローティング・ディフュージョンFD1303の電位を V<sub>00</sub>に相当する値に設定しておく。

【0306】このとき、フォトダイオードPD1301では、先の基準信号記憶期間に受光して光電変換された電子が蓄積されているので、転送パレスタTX1202を印加してフォトダイオードPD1301からフローティング・ディフュージョンFD1303に電子を転送することによって、フローディング・ディフュージョンFD1303をその電子数に応じた電位にすることができる。

【0307】続いて、増幅部1101において増幅部結 地しパルスφAG1211を印加して増幅部第1ゲート AGF13121及が増幅部第2ゲートAGS1313 を導適させ、フローティング・ディフュージョンドD1 303の電位によって決まる電流を増幅トランジスタQ A1311に発生させ、カレントミラー1314、13 15によって増幅された電流("I<sub>F1</sub>"とする)を得

【0308】このとき、弊2記憶部1103で第2記憶 パルスをMSWS1231と第2記憶ゲート・パルスル MGS1232を同時に印加することによって、第2記 億ゲートMGS1333を介して第2記憶トランジスタ QMS1331に上記電流1-jが流れることになる (0300】をの後、最初に第2記憶トルスルMSWS

1231をロー・レベルに落として第2記憶トランジス

QQMS1331の短絡を解除し、続いて、第2記憶ゲート・パルスφMGS1232を解除することによって 第2記憶トランジスQQMS1331に先の電流 $I_{F1}$ を 記憶することができる。

【0310】この後、第1記憶部1102に記憶された 基準信号IREFと第2記憶部1103に記憶された第1 フレームにおける信号電流IF1の比較動作を行う。

【0311】まず、第2記憶ゲート・パルスゆMGS1 232と負荷パルスゆQL1241を印加することによって、第2記憶部1103内の第2記憶トランジスタQ MS1331に記憶しておいた「F」を、比較部1104 内の負荷トランジスタQL1341に流す。

【0312】さらに、同時に第2パイアス・ゲート・パルスのGBS1253を印加して第2パイアス・ゲート・のBS1354を導通し、V<sub>BIRS</sub>1251を印加することによって第2パイアス・トランジスタQBS1352で発生するパイアス電流("I<sub>BS</sub>"とする)も負荷トランジスタQL1341には信号電流IF1とIBSによって決まる電圧下y<sub>1</sub>が発生する。

【0313】このとき、第14ンバータ短路がルスタI NVF及び第2インバータ短絡がルスタINVSを印加 することによって、第14フバータINVF1343と 第24ンバータINVS1346の入出力を同時に短絡 し、比較部1104の動作点オフセットをリセットして おく。

【0314】この時点で、第1キャパシタCF1342 の両端には、 $Y_{F1} - V_{FHF}$ なる電圧がかかることになる。

[0315] 次に、第1記億ゲート・バルスのMGF1 222と負荷バルスのQL1241を同時に印加するこ とによって、第1記億第1102内の第1記億トランジ スタQMF1321に記憶されていた基準信号電流 I 857を比較第1104内の負荷トランジスクQL134 1に流す。

【0316] このとき、同時に第1バイアス・ゲート・ がルスφGBF1252を印加して第1バイアス・ゲー トGBF1353を導通し、V<sub>2185</sub>1251によって第 1バイアス・トランジスタQBF1351で発生するバ イアス電流("I<sub>BF</sub>"とする)も負荷トランジスタQL1 341に溶す、

【0317】負荷トランジスタQL1341には、基準信号電流IREFとバイアス電流IBFが同時に流れることによって、電圧Yossが発生する。

【0318】先に示した比較感の動作原理により、Y<sub>1</sub>、Y<sub>1</sub>とY<sub>18</sub>にの大小関係に応じたレベルが比較部1104の出力となり、出力部1106で出力アンプ1361を通して、出力ゲート・パルスゆGOUT1261を印加することによって、画素出力POUT1107として垂直復号線1013に出力され

【0319】すなわち、 $I_{F1}>I_{REF}$  ( $Y_{F1}>Y_{REF}$ ) ならば、画素出力POUT1107はロー・レベルとなり、また、 $I_{F1}<I_{REF}$  ( $Y_{F1}<Y_{REF}$ ) ならば画素出力POUT1107はハイ・レベルとなる。

【0320】第2フレーム以降は、リセット・バルスφ RST1201によるフローティング・ディフェンジ アトロ130のリセット動作をしない、したがって、 それまでのフレームで蓄積された電子数に、そのフレー ムで光電変換により発生した電子が追加されて決まる電 位がコローティング・ディフェージョンFD1303に 生じることになる。

【0321】例えば、第2フレームでは、第1フレームでフローティング・ディフュージョンFD1303に蓄積された電子に加えて、第1フレーム期間中に光電変換によって発生した電子を放送がレスφTX1202の印加によってフローティング・ディフュージョンFD1303に転送し、その合算された電子数に応じてフローティング・ディフュージョンFD1303の電位が決定される。

 $\{0322\}$  そして、このように決定された電位によって増幅部 101 内のカレントミラー回路から得られる電道  $I_{\rm Fg}$  (第2 アーム)、 $I_{\rm Fg}$  (第4 アーム)、 $I_{\rm Fg}$  (第4 アーム)、 $I_{\rm Fg}$  (第4 アーム)、 $I_{\rm Fg}$  (第6 下の) が 3 記憶部  $I_{\rm Fg}$  (第6 下の) が 3 記憶  $I_{\rm Fg}$  (第6 下の) が 3 記憶  $I_{\rm Fg}$  (第7 下の) が 3 記憶  $I_{\rm$ 

【0323】基準電流 I REF との比較動作は第1フレームの動作と同じである。

【0324】以上で説明した動作は、基準レベルを固定 にしたときに受光量をフレームの数で表されるデジタル 量に変換する場合を示している。

【0325】上記では、基準レベルを、基準信号記憶期間におけるリセット電圧VR1203の値によって設定し、さらに信号電流に付加されるバイアス電流をバイアス部1105内の第1バイアス・トランジスタQBF1351又は第2バイアス・トランジスタQBF1351又は第2バイアス・トランジスタQBF1352のうちいずれから供給するかで決定しているが、勿論バイアス電流をまったく加えなくてもデジタル変換は可能である。

【0326】すなわち、第1パイアス・ゲート・パルス  $\phi$ GBF1252や第2倍明日・ゲート・パルス $\phi$ GB S1253をロー・レベルに固定しておき、 $I_{sF} = I_{sS}$  = 0として、 $V_{RSF}$ と $V_{DD}$ の差に相当する電流の差だけ が基準信号レベルを決定することになる。

【0327】一方、逆にリセット電圧VR1203をV ppに固定したまま(すなわちすべてのフレームでー

定)、パイアス電流の制御だけでデジタル変換すること も可能である。その場合は、 $I_{BF}$ と  $I_{LS}$ の差が、 $V_{RSF}$ と  $V_{DD}$ に相当する電流の差になるようにそれぞれを設定 すればよい。

【0328】さて いずれにしても上記動作では 図1

6を参照しながら既に説明したように、非常に明るい光 から非常に暗い光の全ての光を表現できるとは限らな い。そこで、本実施形態においてダイナミックレンジを 拡張する方法について、図24並びに図25を参照しな がら以下に説明する。

【0329】本実施形態では、図18に示したような単 位画素の回路構成において、バイアス電流が時間ととも に変化するようにして、基準信号が図17に示したよう に時間的変化をするのと同様の効果を付与することによ って、ダイナミック・レンジの拡張を図っている。

【0330】そのために、図24に示すように、バイア ス電圧VB1251を最初のフレームでVB=VBIと しておき、フレーム毎、若しくは数フレーム毎に徐々に その値を増加させて、最終フレームFmayでVg=Vgmと なるように制御する。一方、リセット電圧VR1203 は、Vnnのままで最終フレームまで一定とする。

【0331】図25は、図23に例示したものとほぼ同 じタイミングチャートであるが、基準信号記憶期間で も、リセット電圧VR1203は $V_{pp}$ となっている。そ して、第1記憶部1102にこの状態で基準信号を記憶

【0332】第1フレーム以降において、図23と異な るところは、第1記憶部1102の信号を読出して、第 2記憶部1103に記憶されている受光強度に応じた信 号と比較する際に、第1バイアス・ゲート・パルスøG BF1252はハイ・レベルになって、第1バイアス・ トランジスタQBF1351からのバイアス信号も加算 するが、第2バイアス・ゲート・パルスφGBS125 3はロー・レベルのままとし、第2バイアス・トランジ スタQBS1352で発生するバイアス電流は加算しな いようにする。このような駆動制御を行うことによっ て、バイアス電圧VB1251を変化させて第1バイア ス・トランジスタQBF1351で発生するバイアス電 流を可変とし、フレーム毎若しくは数フレーム毎に基準 信号レベルを変えることが可能となる。

【0333】したがって、図17、並びに上記の(式1 7)~(式22)に示すような原理により、ダイナミッ ク・レンジの広がった撮像結果が得られることになる。 【0334】最後に、図13並びに図14を参照しなが

ら、各画素出力の処理方法について説明する。

【0335】画素出力POUT1107の信号レベル は、フレーム毎に垂直信号線1013を通して水平出力 回路1030へ転送される。水平出力回路1030で は、各画素列から並列的に転送されてきた画素出力PO UT1107をシリアルに変換して撮像素子の外部に出

力するか、若しくは各画素列毎にそのまま並列に撮像素 子の外部に出力する2通りの出力形態が考えられる。

【0336】撮像素子1001から出力された画素信号 は、信号処理部1003に入力されて、画素毎にその信 号がハイ・レベルかロー・レベルかをチェックする。そ

して、ハイ・レベルであれば、そのときのフレーム番号 をフレーム・メモリ1004内に画素毎に用意されたア ドレスに書き込むようになっている。但し、書込みは最 初にハイ・レベルになったときだけとし、2回目以降は 書き込まないようになっている。そして、このときに書 き込まれたフレーム番号こそが、明るさを表現するため の値となる。

【0337】この明るさを表示部1006に表示するた めには、次のような手順に従う。

【0338】まず、フレーム・メモリ1004に記憶さ れたフレーム番号を画素毎に読み出して、信号処理部1 003において、その値を上記の(式17)~(式2 2)を用いて変換する。この処理はデジタル信号の演算 機能を用いれば簡単に実現出きりことは当業者には理解 できるであろう。そして、その変換されたデジタル信号 を、デジタル・アナログ変換部1005に画素毎に順次 転送して、表示部1006に適したアナログ信号に変換

【0339】これは、例えばNTSC (National Telev ision System Committee) 信号やVGA (Video Graphi c Array) 信号などの標準的な映像信号に変換すること を意味する。

【0340】そして、デジタル・アナログ変換部100 5からの出力は表示部1006で表示される。

【0341】 「追補」以上、特定の実施例を参照しなが ら、本発明について詳解してきた。しかしながら、本発 明の要旨を逸脱しない範囲で当業者が該実施例の修正や 代用を成し得ることは自明である。すなわち、例示とい う形態で本発明を開示してきたのであり、限定的に解釈 されるべきではない。本発明の要旨を判断するために は、冒頭に記載した特許請求の範囲の欄を参酌すべきで ある。

### [0342]

【発明の効果】以上詳記したように、本発明によれば、 小型・軽量に構成された優れた撮像装置及びその駆動制 御方法を提供することができる。

【0343】また、本発明によれば、CMOS (Comple mentary Metal-Oxide Semiconductor:相補性金属酸化 膜半導体)などの半導体製造技術を用いて実現される、 優れた撮像装置及びその駆動制御方法を提供することが できる。

【0344】また、本発明によれば、各画素における検 出信号を処理するためのさまざまな回路モジュールを同 じチップ上に集積してなる、優れた撮像装置及びその駆 動制御方法を提供することができる。

【0345】また、本発明によれば、フォト・ダイオー ド出力に対するAD (Analog-to-Digital) 変換処理並 びに他の1以上の演算処理を同じチップトの回路モジュ ールを用いて実現することができる、優れた撮像装置及 びその駆動制御方法を提供することができる。

- 【0346】本発明によれば、被写体の明るさの時間的な変化を演算する回路構成を持つ機像素子を用いて、被写体の明るをというアナログ量をデジタル建企製機することができる。したがって、専用のアナログーデジタル変換回路を搭載する必要が全く、同等の機能を持つ他のすなに小ぐの限数機があせ行うことができる。
- 【0347】また、本発明によれば、アナログ量からデ ジタル量に変換する人/D変換処理において、基準信号 レベルと被写体の明るさを積分する時間刻みを調整する ことによって、いわゆるダイナミック・レンジの広い撮 像を実現することができる。
- 【0348】また、本発明によれば、各画素の検出信号 をアナログ量からデジタル量へ変換する際に、被写体の 明るさを時間的に積分することによって、いかゆるラン ダム・ノイズに強い場像を実現することができる。
- 【0349】また、本発明によれば、受光信号強度をアナログ値からデジタル値に変換する際に、同時にダイナミック・レンジを拡大して、暗い領域から明るい領域に至るまで再見した画像を得ることができる。後れた遺像装置及びその駆動制御方法を提供することができる。そして、各画素に供給する影動がルスのタイミングやバルスの有り無しを変更することよって、受光信号強度を表現する方法を自由に変更することができる。

# 【図面の簡単な説明】

- 【図1】本発明の第1の実施形態に係る撮像素子の回路 構成を模式的に示した図である。
- 【図2】本発明の第1の実施形態に係る撮像素子に組み 込まれた画素の内部構成を示した図である。
- 【図3】本発明を実現する単位画素の回路構造を詳細に 示した図である。
- 【図4】図3に示す単位画素において、アナログ量である明るさをデジタル量に変換する原理図である。
- 【図5】 (式1)~ (式3)から得られる一般式 (式4)をグラフ上にプロットした図である。
- 【図6】(式4)をさらに変形して得た(式5)をグラフトにプロットした図である。
- 【図7】(式4)と(式5)とを用いて検出時刻TDを 消去することによって求められた明るさVDとVD\*と の関係式(式6)をグラフ上にプロットした図である。
- 【図8】図3に示す単位画素において、アナログ量である明るさをデジタル量に変換するための信号を得るため
- の動作タイミング・チャートを示した図である。 【図9】図3に示す単位画素において、アナログ量である。
- る明るさをデジタル量に変換するための信号を得るため の動作フローチャートを示した図である。 【図10】図1に示す構成の操像素子において、アナロ
- グ量である明るさをデジタル量に変換した信号を得るための動作タイミング・チャートを示した図である。
- 【図11】図3に示す単位画素において、明るさの時間 的か変化を溜覧して 変化が気膨とかる時刻を検出する

- ための、各クロック・パルスの動作タイミング・チャー トを示した図である。
- 【図12】明るさの時間的な変化を演算して、変化が急 峻となる時刻を検出するための、各単位画素における動 作フローチャートを示した図である。
- 【図13】本発明の第2の実施形態に係る撮像素子10 01を適用した撮像システム全体の構成例を模式的に示 した図である。
- 【図14】本発明の第2の実施形態に係る撮像素子10 01の回路構成を模式的に示した図である。
- 【図15】撮像素子1を構成する単位画素の構造を模式 的に示した図である。
- 【図16】アナログ信号量である受光強度をデジタル信
- 号に変換する原理を説明するための図である。 【図17】明るさ変換ダイナミック・レンジの拡張原理 を示した図である。
- 【図18】図15に示した撮像素子の単位画素の各ブロ
- ックに関する1つの実装例を示した図である。
- 【図19】単位画素のうち、受光部1100と増幅部1 101の内部構成を詳細に示した図である。
- 【図20】単位画素のうち、第1記憶部1102と第2 基億部1103の内部構成を詳細に示した図である。
- 【図21】単位画素のうち、バイアス部1105の内部 構成を詳細に示した図である。
- 【図22】単位画素のうち、比較部1104並びに出力 部1106の内部構成を詳細に示した図である。
- 【図23】明るさ変換のタイミング・チャートを示した 図である。
- 【図24】バイアス電圧変換のタイミング・チャートを 示した図である。
- 【図25】ダイナミック・レンジ拡張タイミング・チャートを示した図である。

# 【符号の説明】

- 1…画素
- 2…駆動クロック・ジェネレータ
- 3…垂直駆動回路
- 10…受光部 20…第1增幅部
- TO MITSHURE
- 30…第2増幅部
- 4 0…記憶部
- 50…負荷部及び演算部 55…バイアス部
- 60…出力部
- 1001…摄像素子
- 1002…信号発生器
- 1003…信号処理部 1004…フレーム・メモリ
- 1005…デジタルーアナログ変換部
- 1006…表示部
- 1011…単位画素


# (28) 12002-33962 (P2002-33962A)


- 1012…画素制御信号
- 1013…垂直信号線
- 1030…水平出力回路
- 1100…受光部
- 1101…増幅部

- 1102…第1記憶部
- 1103…第2記憶部
- 1104…比較部
- 1105…バイアス部
- 1106…出力部


【図1】


[213]



















# 【図7】

















【図11】




【図14】




## 【図12】




【図15】




【図16】








【図18】



### 【図25】



【手続補正書】

【提出日】平成13年5月7日(2001.5.7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0050

【補正方法】変更

【相正方伝】美艾

【補正内容】

【0050】図2には、鐵像素予内に配列される画業1 の内部構成を図解している。同図に示すように、画業1 は、受光部10と、第1報機器20と、第2時間器30 と、第1記憶部40-1から第k記憶部40-kまでの k個の記憶部と、負荷及び複算語50と、パイアス部5 5と、出力部60とで構成される。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0234

【補正方法】変更

【補正内容】

【0234】図15には、撮像素子1を構成する単位画素の構造を模式的に図解している。同図に示すように1

つの画素は、受光部1100と、増幅部1101と、第

1記憶部1102及び第2記憶部1103と、比較部1 104と、バイアス部1105と、出力部1106とで 構成される。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0273

【補正方法】変更

### 【補正内容】

【0273】また、図20には、図15に示した単位画素のうち、第1記憶部1102と第2記憶部1103の 内部構成を詳細に示している。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0326

【補正方法】変更

### 【補正内容】

【0326】すなわち、第1バイアス・ゲート・パルス  $\phi$ GBF1252や第2バイアス・ゲート・パルス $\phi$ GBS1253をロー・レベルに固定しておき、 $1_{BF}=1$   $g_s=0$ として、 $V_{RBF}$ と $V_{DO}$ の差に相当する電流の差だ けが基準信号レベルを決定することになる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】図15

【補正方法】変更

【補正内容】

【図15】撮像素子100を構成する単位画素の構造を 模式的に示した図である。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】図20

【補正方法】変更

【補正内容】

【図20】単位画素のうち 第1記憶部1102と第2


記憶部1103の内部構成を詳細に示した図である。

【手続補正7】

【補正対象書類名】図面 【補正対象項目名】図14 【補正方法】変更

【補正内容】

【図14】






【補正対象書類名】図面

【補正対象項目名】図17

【補正方法】変更 【補正内容】

【図17】



【手続補正9】

【補正対象書類名】図面


【補正対象項目名】図22

【補正方法】変更

【補正内容】

【図22】

## (40) #2002-33962 (P2002-33962A)



# フロントページの続き

(51) Int. Cl. 7

識別記号

(参考)

HO1L 27/146 HO3M 1/18 FI HO3M 1/18 HO1L 27/14

- 1

Fターム(参考) 2H002 DB06 JA07 ZA03

2H054 AA01

4M118 AA02 AA10 AB01 BA14 CA02

DB09 DD09 DD12 FA06 FA50

5C024 BX07 CX04 CX43 CY42 CY47

GY31 HX01 HX23 HX29 HX51 5J022 AA07 AB07 BA01 BA06 CD02

CF02 CF04 CF05 CF07 CG01

CG04